第三章：组合逻辑电路(第二节).ppt

《第三章：组合逻辑电路(第二节).ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、逻辑图逻辑表达式化简真值表说明功能一、组合逻辑电路的分析方法3.1组合逻辑电路的分析和设计二、组合逻辑电路的设计方法逻辑抽象列真值表写表达式化简或变换画逻辑图如：P223题13.2～3.4中规模集成组合电路中规模集成电路（MSI）加法器（全加器）数值比较器编码器译码器数据选择器数据分配器3.2.1加法器一、半加器：（HalfAdder）1.半加：两个1位二进制数相加不考虑低位进位。2.表达式：3.逻辑图及符号：4.集成芯片：ΣCOSiAiBiCi二.全加器：（FullAdder）1.全加：两个1位二进制数相加，考虑低位进位。2.表达式：3.逻辑图及符号：(a)用与门、

2、或门和非门实现(b)用与或非门和非门实现ΣCOCISiAiBiCi-1Ci国标符号&&&&&&&≥1111AiSiCiBiCi-1≥1用与门、或门和非门实现用与或非门和非门实现&≥1&≥1111CiSiAiBiCi-1用卡诺图求出非，然后再取非。1234567141312111098C661VDD2Ai2Bi2Ci-11Ci1Si2Si1Ci-12Ci1Ai1BiVSS74LS183VCC2Ai2Bi2Ci-12Ci2SiVCC2A2B2CIn2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1COn+14.集成全加器：TTL：74LS18

3、3CMOS：C661思考：如何用这个芯片组成两位的加法器三、多位加法器（Adder）实现多位二进制数相加的电路串行进位加法器并行进位加法器加法器1.4位串行进位加法器C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI特点：电路简单，连接方便速度低2.超前进位加法器作加法运算时，总进位信号由输入二进制数直接产生。超前进位电路ΣS3ΣS2ΣS1ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI74LS182特点：电路比较复杂，但速度较快3.集成加法器芯片：TTL：74LS283CMOS：CC40

4、08P155图3.2.7三、全加器的应用例1试用全加器构成二进制减法器。(A>B>0)如果AB均为正数，而且：A原-B原＝C原那么：当A>B时：A补+（-B）补＝C补原理：图4–18全加器实现二进制减法电路例2试用全加器完成二进制的乘法功能。解以两个二进制数相乘为例。乘法算式如下：利用全加器实现二进制的乘法例3：试采用四位全加器完成8421BCD码到余3代码的转换。由于8421BCD码加0011即为余3代码，所以其转换电路就是一个加法电路，如图4-22所示。原理：转换电路3.2.2数值比较器一、1位数值比较器：Li(A>B)Gi(A=B)Mi(A

5、iBi表达式：逻辑图：(a)用与门、或门和非门实现(b)用与非门和非门实现，且输出取反Ai&1&1&BiMiGiLi用与非门和非门实现二、4位数值比较器A=A3A2A1A0A>BL=1A=BM=1A100=>100==>100===>100====010<001=<001==<001===<001B=B3B2B1B0LGM4位数值比较器A3B3A2B2A1B1A0B02、逻辑表达式：L=L3＋G3L2＋G3G2L1＋G3G2G1L0G＝G3G2G1G0M=M3＋G3M2＋G3G

6、3M1＋G3G2G1M0为了用前边的逻辑单元，将上式变成或与非的形式L＝G＋M&&1&1&&1&1&&1&1&≥1≥1&1&1&≥1≥1MLGA2A1B3A3B2B1B0≥1A04位数值比较器逻辑图3.集成数值比较器：VCCA3B2A2A1B1A0B0B3ABFA>BFA=BFABFABAB由其它

7、两个输出确定，所以该引脚不起判断作用，只是为了让电路对称，A>B同理也一样。74LS85则是由各位数码直接产生输出结果。注意：用两片4位数值比较器扩展成为8位数值比较器级联输入74LS85AB74LS85AB1低位比较结果高位比较结果FABFABB7A7B6A6B5A5B4A4B3A3B2A2B1A1B0A0比较输出A、用TTL门实现：B、用CMOS门实现：B7A7B6A6B5A5B4A4FABCC14585ABB3A3B2A2B1A1B0A0FA