9 时序逻辑电路.ppt

9 时序逻辑电路.ppt

ID:48769291

大小:5.39 MB

页数:20页

时间:2020-01-22

9 时序逻辑电路.ppt_第1页
9 时序逻辑电路.ppt_第2页
9 时序逻辑电路.ppt_第3页
9 时序逻辑电路.ppt_第4页
9 时序逻辑电路.ppt_第5页
资源描述:

《9 时序逻辑电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、了解寄存器的功能、基本构成和常见类型;了解数码寄存器的电路构成,理解其工作原理;了解移位寄存器的工作原理和典型集成移位寄存器的引脚及应用。9.1.1数码寄存器一、电路组成电路如图所示。9.1.1数码寄存器二、工作过程寄存器工作分两步进行:1.寄存前先清零在接收数据前先在复位端加一个负脉冲,把所有触发器置0,清零脉冲恢复高电平后,为接收数据做好准备。2.接收脉冲控制数据寄存接收脉冲CP到来,将打开,接收输入数码。例如,=1101,则与非门       输出为1101,各触发器被置成1101,即=1101,完成接收和寄存工作。电路

2、如图所示。9.1.2移位寄存器一、单向移位寄存器1.电路组成电路如图所示。JK触发器构成的4位右移寄存器9.1.2移位寄存器一、单向移位寄存器2.工作过程下面以存入数码1011为例,分析4位右移寄存器的工作过程,要寄存数码=1011,一般先对寄存器清0,然后将被存放数码从高位到低位按移位脉冲节拍依次送到端,当第一个CP上升沿到来时=1,则=0001;当第二个CP上升沿到来时,=0,=0010,经过四个移位脉冲后寄存器状态为=1011。如图所示。9.1.2移位寄存器二、集成双向移位寄存器1.74LSl94的引脚排列和逻辑符号74

3、LSl94的实物图引脚排列和逻辑符号如图所示。9.1.2移位寄存器二、集成双向移位寄存器2.74LSl94的逻辑功能异步清0功能:当=0时,直接清0,寄存器各位均为0,不能进行置数和移位。只有当=1时,寄存器允许工作。右移功能:当=0、=1时,在移位控制信号上升沿作用时,寄存器中数码依次右移一位,且将送到。左移功能:当=1、=0时,在上升沿作用时,寄存器中数码依次左移一位,且将送到。并行置数功能:当=1时,在上升沿作用时,将数据输入端的数码并行送到寄存器中,使。保持功能:当=0时,无论有无作用时,寄存器中内容不变。真值表如表所

4、示。74LS94芯片的真值表了解计数器的功能及计数器的类型;理解二进制计数器,十进制计数器的电路组成和工作原理;掌握十进制典型集成计数器的外特性及使用。9.2.1二进制计数器在计数脉冲作用下,各触发器状态的转换按二进制数的编码规律进行计数的数字电路称为二进制计数器。构成计数器电路的核心器件是具有计数功能的JK触发器,可将JK触发器接成计数状态(),如图所示,这样在CP脉冲作用下,触发器的状态按0→1→0的规律翻转。可见,一个触发器即可连成一个最简单的1位二进制计数器。其逻辑电路如图所示。9.2.1二进制计数器一、异步二进制加法

5、计数器图所示电路是用三个JK触发器连成的异步3位二进制加法计数器。图中各位触发器的端接在一起作为计数器的直接复位输入信号;计数脉冲加到最低位触发器的端,其他触发器的依次受低位触发器端的控制。各触发器接收到负跳变脉冲信号时状态就翻转。波形如图所示。异步3位二进制加法计数器9.2.1二进制计数器一、异步二进制加法计数器计数前,在复位端先输入一负脉冲,使,这一过程称为清0,清0后,应使,才能正常计数。当第一个计数脉冲作用后,该脉冲的下降沿使触发器的由0态转为1态,其他两个触发器因没有下降沿的作用,仍保持0态,所以当第一个作用后,计数

6、器状态为。当第二个计数脉冲作用时,触发器翻转,由1态转为0态,的下降沿加到的时钟脉冲输入端,使从0态转为1态,上升沿变化对触发器无效,状态保持不变,所以当第二个作用后,计数器状态为。依此类推,当第七个作用后计数器状态为111,当第八个作用后计数器又回到000状态,完成一次计数循环。9.2.2十进制计数器二进制计数器结构简单,运算方便。但在许多场合,使用十进制计数器较符合人们的习惯。所谓十进制计数器是在计数脉冲作用下各触发器状态的转换按十进制数的编码规律进行计数的数字电路。用二进制数码表示十进制数的方法称为二—十进制编码(即BC

7、D码)。十进制数有0~9共10个数码,至少要用4位二进制数。而4位二进制数有十六个状态,表示1位十进制数只需要十个状态,因此需要去掉其中的六个状态。在十进制计数器中常采用8421BCD码的编码方式进行计数。8421BCD编码如表所示。一、电路组成9.2.2十进制计数器异步十进制加法计数器电路由4位二进制计数器和一个用于计数器清0的门电路组成。与二进制加法计数器的主要差异是跳过了二进制数码1010~1111的六个状态。电路如图所示。异步十进制加法计数器电路9.2.2十进制计数器二、工作过程计数器输入0~9个计数脉冲时,工作过程与

8、4位二进制异步计数器完全相同,第九个计数脉冲后。当第十个计数脉冲到来后,计数器状态为,此时,与非门输入全1,输出为0,使各触发器复位,即,同时使与非门输出又变为1,计数器重新开始工作。从而实现8421BCD码十进制加法计数的功能。9.2.3集成计数器集成计数器是将触发器及有关

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。