第五章-EDA工具软件QuartusⅡ的使用.ppt

《第五章-EDA工具软件QuartusⅡ的使用.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、EDA实验7/23/20211EDA实验内容QuartusⅡ基本应用简单组合电路的设计(P106)实验内容：利用QuartusⅡ完成2选1多路选择器的文本输入和仿真测试。最后在实验系统上进行硬件测试，验证本项设计的功能。用原理图输入法设计1位全加器实验内容：利用原理图输入设计一个1位二进制全加器(参见P86)。7/23/20212EDA设计流程EDA设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤。设计准备设计处理优化、综合适配、分割布局、布线器件编程设计完成器件测试时序仿真功能仿真设计输入原理图硬件描述语言波形图7/23/2

2、0213EDA设计流程设计准备指设计者在进行设计之前，依据任务要求，确定系统所要完成的功能及复杂程度，器件资源的利用、成本等工作。设计输入图形输入方式/原理图输入文本输入方式波形输入方式7/23/20214EDA设计流程设计处理设计编译和检查：语法、规则逻辑优化和综合：将行为描述转换为与FPGA/CPLD的基本结构相映射的网表文件或程序。适配和分割：将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。布局布线生成编程数据文件7/23/20215EDA设计流程设计校验在编程下载前必须对适配生成的结果进行模拟测试，以验证设

3、计，排除错误。设计校验过程包括功能仿真和时序仿真。功能仿真是直接对行为描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足设计的要求。该过程不涉及硬件特性。在编译后即可执行。时序仿真接近真实器件运行特性的仿真，仿真文件包含硬件特性。该过程的仿真文件必须来自针对具体器件的综合器与适配器。7/23/20216EDA设计流程器件编程把适配后生成的下载或配置文件通过编程器或编程电缆向FPGA或CPLD下载，以便进行硬件调试和验证。通常将对CPLD的下载称为编程，地FPGA的下载称为配置。器件测试和设计验证将含有载入了设计的FPGA/CPLD的

4、硬件系统进行统一测试，最终验证设计项目在目标系统上的实际情况，以排除错误，改进设计。7/23/20217常用EDA工具设计输入编辑器仿真器HDL综合器7/23/20218设计输入编辑器通常专业的EDA工具供应商或各可编程逻辑器件厂商都提供EDA开发工具，在这些EDA开发工具中都含有设计输入编辑器，如Xilinx公司的Foundation、Altera公司的MAX+plusII等。一般的设计输入编辑器都支持图形输入和HDL文本输入。图形输入通常包括原理图输入、状态图输入和波形图输入三种常用方法。原理图输入方式沿用传统的数字系统设计方式，即

5、根据设计电路的功能和控制条件，画出设计的原理图或状态图或波形图，然后在设计输入编辑器的支持下，将这些图形输入到计算机中，形成图形文件。7/23/20219仿真器在EDA技术中仿真的地位非常重要，行为模型的表达、电子系统的建模、逻辑电路的验证以及门级系统的测试，每一步都离不开仿真器的模拟检测。在EDA发展的初期，快速地进行电路逻辑仿真是当时的核心问题，即使在现在，各个环节的仿真仍然是整个EDA设计流程中最重要、最耗时的一个步骤。因此，仿真器的仿真速度、仿真的准确性和易用性成为衡量仿真器的重要指标。7/23/202110几乎每个EDA厂商都

6、提供基于Verilog/VHDL的仿真器。常用的仿真器有ModelTechnology公司的Modelsim，Cadence公司的Verilog-XL和NC-Sim，Aldec公司的ActiveHDL，Synopsys公司的VCS等。HDL综合器硬件描述语言诞生的初衷是用于设计逻辑电路的建模和仿真，但直到Synoposys公司推出了HDL综合器后，才可以HDL直接用于电路设计。7/23/202111HDL综合器是一种用EDA技术实施电路设计中完成电路化简、算法优化、硬件结构细化的计算机软件，是将硬件描述语言转化为硬件电路的重要工具。HD

7、L综合器在把可综合的HDL（Verilog或VHDL）转化为硬件电路时，一般要经过两个步骤。第1步是HDL综合器对Verilog或VHDL进行处理分析，并将其转换成电路结构或模块，这时是不考虑实际器件实现的，即完全与硬件无关，这个过程是一个通用电路原理图形成的过程。第2步是对应实际实现目标器件的结构进行优化，并使之满足各种约束条件，优化关键路径等。7/23/202112HDL综合器的输出文件一般是网表文件，是一种用于电路设计数据交换和交流的工业标准化格式的文件，或是直接用硬件描述语言HDL表达的标准格式的网表文件，或是对应FPGA/CP

8、LD器件厂商的网表文件。HDL综合器是EDA设计流程中的一个独立的设计步骤，它往往被其他EDA环节调用，完成整个设计流程。电路网表（逻辑图）   由元件名N、模型M、输入端信号PI、输出端信号PO四部分组成