CPU与存储器的连接.ppt

《CPU与存储器的连接.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、4.4CPU与存储器的连接4.4.1CPU与存储器的连接时应注意的问题4.4.2存储器片选信号的产生方式4.4.3CPU（8088系列）与存储器的连接返回本章首页RAM与CPU的连接引脚图A0-A9地址输入Vcc电源（+5v）WE写允许GND地CS片选D1-D4数据输出输入引脚名字：逻辑信号图RAM与CPU的连接主要有三部分：地址线的连接:地址总线传输被访问的存储单元的地址信号数据线的连接:数据总线传输被访问的存储单元的数据信号控制线的连接:控制总线传输读/写信号和其他控制信号芯片的扩展由多片存储器芯片组成存储器

2、，要采用字位扩展法。　　　（1）位扩展法--当存储芯片所能提供的数据位数不能满足存储器的字长要求时，采用位扩展法进行扩展。方法：①各芯片的数据线分别接到数据总线的各位上（黄线）；②各芯片的地址线并接在一起，连到相应的地址总线各位（粉红线）；③各芯片的控制线并接在一起，连到相应的控制线上（红线）。位扩展法路连接图2）字扩展法--用存储容量较小的芯片组成容量较大的存储器时，需采用字扩展法进行扩展。即采用多片串联的方法，扩大容量。方法：①将各存储芯片片内地址线（图示为：A17-A0）、数据线、读/写控制线并联，接到相

3、应的总线上；②将地址线的高位（图示为：A20-A18）送地址译码器产生片选信号，接各存储芯片的CS端，以选择芯片。（3）字位同时扩展法--用容量为l×k位的存储芯片设计容量为M×N位的存储器（l＜M，k＜N），需要字向、位向同时进行扩展。共需存储芯片数为：(M/l)×(N/k)例：用256K×8位的存储芯片设计容量为2048K×32位的存储器。解：需存储芯片数为：（2048K/256K）×（32/8）=32（片）由每组四片存储芯片完成位扩展；八组这样的存储芯片完成字扩展。4.4.1CPU与存储器的连接时应注意的

4、问题1．CPU总线的带负载能力2．CPU的时序与存储器的存取速度之间的配合3．存储器的组织、地址分配与片选问题返回本节4.4.3CPU（8088系列）与存储器的连接1．1KBRAM与CPU的连接（1）计算出所需的芯片数。（2）构成数据总线所需的位数和系统所需的容量。（3）控制线，数据线，地址线对应相连。图4-17用1024×1位的芯片组成1KRAM的方框图图4-18用256×4位的芯片组成1KRAM的方框图2．2KBRAM的连接（1）计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线

5、，地址线的连接2．2KBRAM的连接用Intel21141k*4位的芯片，构成一个2KBRAM系统。每一片为1024*4位，故2KBRAM共需要4片每片有10条地址线，直接接到CPU的地址总线的A0-A9,可寻址1k。系统总共为2KB，则可以看成是两组，利用片选信号来区分则两组。A10-A15经过译码后控制片选端，A10-A15经译码后可产生64条选择线以控制64个不同的组（每组1KB）现在RAM为2KB，故需要两条选择线。如用地址的最低的两条，即用000000和000001。则这两组存储器的地址分配为：第一组A1

6、5---A10A9---A0地址最低0000000000000000地址最高0000001111111111即地址范围：0000H~03FFH第二组A15---A10A9---A0地址最低0000010000000000地址最高0000011111111111即地址范围：0400H~06FFH2．4KBRAM的连接（1）计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。图4-19用2114芯片组成4KRAM线选控制译

7、码结构图图4-20用2114芯片组成4KRAM局部译码结构图图4-21用2114芯片组成4KRAM全局译码结构图返回本节线选方式地址分布地址分布第一组：0000H~03FFFFH第二组：0400H~0700H第三组：0800H~0BFFH第四组：0C00H~0FFFHA0-A9作为片内寻址，用A10、A11经过译码作为组选择存储器芯片片选端的处理线选法地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选法。部分译码法用部分高位地址进行译码产生片选信号。完全译码法全部高位地址译码产

8、生片选信号。某CPU与存储器的连接框图如下，回答下列问题：1、每个存储芯片的容量有多大？2、存储器的总容量有多大？3、那几个芯片分为一组？并写出每组芯片的地址范围