全定制DSP指令subc的设计与实现.ppt

全定制DSP指令subc的设计与实现.ppt

ID:49265070

大小:1.75 MB

页数:23页

时间:2020-02-02

全定制DSP指令subc的设计与实现.ppt_第1页
全定制DSP指令subc的设计与实现.ppt_第2页
全定制DSP指令subc的设计与实现.ppt_第3页
全定制DSP指令subc的设计与实现.ppt_第4页
全定制DSP指令subc的设计与实现.ppt_第5页
资源描述:

《全定制DSP指令subc的设计与实现.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、1VLSI实验演示SUBC的全定制设计姓名:殷富有学号:GS120624482主要内容Subc的功能总体设计结构电路图设计----加法器电路图设计----数据选择器功能验证时序分析版图设计3Subc功能Description:subtractsrc2fromsrc1.Ifresultisgreaterthanorequaltozero,leftshiftresultandadd1toit.Placetheresultindst.Thisstepiscommonlyusedindivision.4Subc功

2、能Execution:if(cond){if(src1-src2>=0)((src1-src2)<<1)+1→dstelsesrc1<<1→dst}elsenop5Subc功能Example:6总体设计结构7总体设计结构描述SUBC指令的实现需要用到加法器和数据选择器,通过两个操作数相加得到的最高位判断选择哪个数据,若(src1-src2)的最高位为0,则选(src1-src2)的低31位连接到dst[31:1],(src1-src2)的最高位取反连接到dst[0];否则,选src1的低31位连接到dst

3、[31:1],(src1-src2)的最高位取反连接到dst[0],这样可以巧妙的隐含了移位、加1操作。当cond为1时执行操作,否则,执行空操作。8电路图设计---加法器加法器设计原理:设一个n位的加法器的第i位输入为ai、bi、ci,输出si和ci+1,其中ci是低位来的进位,ci+1(i=n-1,n-2,…,1,0)是向高位的进位,c0是整个加法器的进位输入,而cn是整个加法器的进位输出。9电路图设计---加法器(续)则si=ai⊕bi⊕ci式(2-1)ci+1=ai·bi+ci·(ai⊕bi)式(

4、2-2)令:gi=ai·bi式(2-3)pi=ai⊕bi式(2-4)则:ci+1=gi+ci·pi式(2-5)10电路图设计---加法器(续)原理图11电路图设计----数据选择器选择器设计原理:数据选择器是指经过选择,把多个通道的数据传送到唯一的公共数据通道上去,实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关,其示意图如下:12电路图设计----数据选择器(续)二选一选择器原理图:13验证流程:功能验证14功能验证(续)32位加法器验证:15功能验证(续)32位数据选择器

5、:16功能验证(续)最终subc指令验证17时序分析步骤:(a)先用前面验证过程编写的激励在NC-verilog中运行,产生subc.vcd文件;(b)利用前面所做实验的方法生成subc.vec文件;(c)修改好相关配置文件,在nanosim环境下运行run_nanosim生成subc.fsdb文件;(d)在终端运行cscope,打开cscope波形查看工具,分别添加subc.vcd和subc.fsdb文件,对比波形,做时延分析等;18版图设计层次化设计版图,首先调用标准单元(inv、or等),再由标准单

6、元构成4位add→16位add→32位add及1位选择器→32位选择器,最后构成Subc版图;并且每个子模块都要求DRC和LVS通过。19Add32版图2032位二选一数据选择器版图21Subc版图22Subc版图lvs结果23演示完毕谢谢!

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。