数字电子技术 第六章、时序逻辑电路.ppt

数字电子技术 第六章、时序逻辑电路.ppt

ID:49313168

大小:1.28 MB

页数:64页

时间:2020-02-03

数字电子技术 第六章、时序逻辑电路.ppt_第1页
数字电子技术 第六章、时序逻辑电路.ppt_第2页
数字电子技术 第六章、时序逻辑电路.ppt_第3页
数字电子技术 第六章、时序逻辑电路.ppt_第4页
数字电子技术 第六章、时序逻辑电路.ppt_第5页
资源描述:

《数字电子技术 第六章、时序逻辑电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、§6.1概述§6.2时序逻辑电路的分析§6.3寄存器和移位寄存器§6.4计数器§6.5同步时序逻辑电路的设计§6.6计数器的应用举例第六章时序逻辑电路时序电路在任何时刻的稳定输出,不仅与该时刻的输入信号有关,而且还与电路原来的状态有关。§6.1时序逻辑电路概述1、时序电路的特点时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示,这些表示方法在本质上是相同的,可以互相转换。逻辑表达式有:输出方程状态方程激励方程2、时序电路逻辑功能的表示方法(1)根据时钟分类同步时序电路

2、中,各个触发器的时钟脉冲相同,即电路中有一个统一的时钟脉冲,每来一个时钟脉冲,电路的状态只改变一次。异步时序电路中,各个触发器的时钟脉冲不同,即电路中没有统一的时钟脉冲来控制电路状态的变化,电路状态改变时,电路中要更新状态的触发器的翻转有先有后,是异步进行的。(2)根据输出分类米利型时序电路的输出不仅与现态有关,而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态,与电路当前的输入无关;或者根本就不存在独立设置的输出,而以电路的状态直接作为输出。3、时序电路的分类电路图时钟方程、驱动方

3、程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能1235计算4§6.2时序逻辑电路的分析时序电路的分析步骤:1写方程式例1时钟方程输出方程驱动方程2JK触发器的特性方程:将各触发器的驱动方程代入,即得电路的状态方程:求状态方程300000101001110010111011100101110111100001010011000001100计算、列状态表4画状态图、时序图状态图5电路功能时序图有效循环的6个状态分别是0~5这6个十进制数字的格雷码,并且在时钟脉冲CP的作用下,这6个状态是按递增

4、规律变化的,即:000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时,计数器又重新从000开始计数,并产生输出Y=1。1写方程式例2输出方程驱动方程2T触发器的特性方程:将各触发器的驱动方程代入,即得电路的状态方程:求状态方程3计算、列状态表45电路功能由状态图可以看出,当输入X=0时,在时钟脉冲CP的作用下,电路的4个状态按递增规律循环变化,即:00→01→10→11→00→…当X=1时,在时钟脉冲CP的作用下,电路的4个状态

5、按递减规律循环变化,即:00→11→10→01→00→…可见,该电路既具有递增计数功能,又具有递减计数功能,是一个2位二进制同步可逆计数器。画状态图时序图1写方程式例3时钟方程驱动方程2D触发器的特性方程:将各触发器的驱动方程代入,即得电路的状态方程:求状态方程3计算、列状态表45由状态图可以看出,在时钟脉冲CP的作用下,电路的8个状态按递减规律循环变化,即:000→111→110→101→100→011→010→001→000→…电路具有递减计数功能,是一个3位二进制异步减法计数器。画状态图、时序图

6、电路功能Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)1、数码寄存器寄存器是计算机的主要部件之一,它用来暂时存放数据或指令。四位数码寄存器QQDQQDQQDQQDA0A1A2A3&Q3Q2Q1Q0&&&接收脉冲取数脉冲CLR§6、3寄存器和移位寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)A0--A3:待存数据Q0--Q3:输出数据工作过程:接收脉冲到达后,将待存数据送至各D触发器,取数脉冲加入后将所

7、存数据送出。寄存器左移(a)寄存器右移(b)寄存器双向移位(c)所谓移位,就是将寄存器所存各位数据,在每个移位脉冲的作用,向左或向右移动一位。根据移位方向,常把它分成左移寄存器、右移寄存器和双向移位寄存器三种.2、移位寄存器根据移位数据的输入-输出方式,又可将它分为下述四种电路结构:串行输入-串行输出串行输入-并行输出并行输入-串行输出并行输入-并行输出FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入-串出串入-并出并入-串出并入-并出并行输出4位右移移位寄存器(1)单向移位寄存器

8、时钟方程驱动方程状态方程:右移移位寄存器的状态表左移移位寄存器的状态表(1)单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移。(2)n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作,此后可从Q0~Qn-1端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作。(3)若串行输入端状态为0,则n个CP脉冲后,寄存器便被清零。单向移位寄存器具有以下主要特点M=0时右移M=1时左移(2)双向移位寄存器集成双向移位寄

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。