数字电子技术基础全套课件_6.ppt

数字电子技术基础全套课件_6.ppt

ID:50121466

大小:4.30 MB

页数:109页

时间:2020-03-05

数字电子技术基础全套课件_6.ppt_第1页
数字电子技术基础全套课件_6.ppt_第2页
数字电子技术基础全套课件_6.ppt_第3页
数字电子技术基础全套课件_6.ppt_第4页
数字电子技术基础全套课件_6.ppt_第5页
资源描述:

《数字电子技术基础全套课件_6.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第六章时序逻辑电路-教学内容§6.1概述§6.2时序逻辑电路的分析方法§6.3若干常用的时序逻辑电路§6.4时序逻辑电路的设计方法教学要求一.重点掌握的内容:(1)时序逻辑电路的概念及电路结构特点;(2)同步时序电路的一般分析方法;(3)同步计数器的一般分析方法;(4)会用置零法和置数法构成任意进制计数器。二.一般掌握的内容:(1)同步、异步的概念,电路现态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念,寄存的概念;(2)同步时序逻辑电路设计方法。6.1概述一、组合电路与时序电路的区别1.组合电路:电路的输出只与电路的输入有关,与电路的前一

2、时刻的状态无关。2.时序电路:电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态由触发器保存时序电路:组合电路+触发器电路的状态与时间顺序有关时序电路在任何时刻的稳定输出,不仅与该时刻的输入信号有关,而且还与电路原来的状态有关。构成时序逻辑电路的基本单元是触发器。二、时序逻辑电路的分类:按动作特点可分为同步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在同一时钟信号操作下同时发生。触发器状态的变化不是同时发生。按输出特点可分为米利型时序逻辑电路穆尔型时序逻辑电路输出不仅取决于存储电路的状态,而且还决定于电路当前的输入。输出仅决

3、定于存储电路的状态,与电路当前的输入无关。三、时序逻辑电路的功能描述方法逻辑方程组状态表卡诺图状态图时序图逻辑图特性方程:描述触发器逻辑功能的逻辑表达式。驱动方程:(激励方程)触发器输入信号的逻辑表达式。时钟方程:控制时钟CLK的逻辑表达式。状态方程:(次态方程)次态输出的逻辑表达式。驱动方程代入特性方程得状态方程。输出方程:输出变量的逻辑表达式。1.逻辑方程组2.状态表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。3.状态图反映时序电路状态转换规律,及相应输入、输出取值关系的图形。箭尾:现态箭头:次态标注:输入/输出4.时序图时序图又叫工作波形图

4、,它用波形的形式形象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。这四种方法从不同侧面突出了时序电路逻辑功能的特点,它们在本质上是相同的,可以互相转换。电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表时序图15时序电路的分析步骤:46.2时序逻辑电路的分析方法2将驱动方程代入特性方程判断电路逻辑功能,检查自启动3计算几个概念有效状态:在时序电路中,凡是被利用了的状态。有效循环:有效状态构成的循环。无效状态:在时序电路中,凡是没有被利用的状态。无效循环:无效状态若形成循环,则称为无效循环。自启动:在CLK作用下,无效状态能自动地

5、进入到有效循环中,则称电路能自启动,否则称不能自启动。例6.2.1解:①写方程组驱动方程同步时序电路,时钟方程省去。输出方程②求状态方程将驱动方程代入JK触发器的特性方程中得电路的状态方程:③计算、列状态转换表画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y④作时序图⑤说明电路功能这是一个同步七进制加法计数器,能自启动。000001001011001011011000例6.2.3解:①写方程式驱动方程代入D触发器的特性方程,得到电路的状态方程输出方程②求状态方程输入现态次态输出AY0001010

6、11000001011110111100111100001110001000100③计算、列状态转换表输入现态次态输出AY000101011000001011111101100111100001110001100000画状态转换图电路状态转换方向00011011转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0④作时序图⑤说明电路功能A=0时是二位二进制加法计数器;A=1时是二位二进制减法计数器。0111100110016.3若干常用的时序逻辑电路寄存器和移位寄存器一、寄存器在数字电路中,用来存放二进制数据或代码的电路称为寄存器。寄存

7、器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成。同步触发器构成4位寄存器边沿触发器构成(1)清零。,异步清零。即有:(2)送数。时,CLK上升沿送数。即有:(3)保持。在、CLK上升沿以外时间,寄存器内容将保持不变。二、移位寄存器单向移位寄存器0010010011110110101经过4个CLK信号以后,串行输入的4位代码全部移入寄存器中,同时在4个触发器输出端得到并行输出代码。首先将4位数据并行置入移位寄存器的4个触发器中,经过4个CP,4位代码将从串行输出端依次输出,实现数

8、据的并行-串行转换。单向移位寄存器具有以下主要特点:(1)单向移位寄存器中的数码

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。