数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt

数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt

ID:50179130

大小:4.25 MB

页数:129页

时间:2020-03-09

数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt_第1页
数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt_第2页
数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt_第3页
数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt_第4页
数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt_第5页
资源描述:

《数字电子技术 教学课件 作者 赵翱东 主编第4章时序逻辑电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、时序逻辑电路的基本概念第4章 时序逻辑电路寄存器计数器时序逻辑电路的分析方法本章小结触发器4.1基本概念时序逻辑电路的特点任何时刻的输出不仅取决于该时刻的输入信号,而且与电路原有的状态有关。逻辑功能特点:电路结构特点:由存储电路和组合逻辑电路组成。时序逻辑电路的类型同步时序逻辑电路异步时序逻辑电路所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲CP控制下同步工作。时钟脉冲CP只触发部分触发器,其余触发器由电路内部信号触发。因此,触发器不在同一时钟作用下同步工作。主要要求:了解触发器的基本特性和作用。了解触发器的类型和逻辑功能

2、的描述方法。4.2触发器4.2.1概述一、触发器的基本特性和作用Flip-Flop,简写为FF,又称双稳态触发器。基本特性(1)有两个稳定状态(简称稳态),正好用来表示逻辑0和1。(2)在输入信号作用下,触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后,新状态可长期保持下来,因此具有记忆功能,可存储二进制信息。一个触发器可存储1位二进制数码触发器的作用触发器有记忆功能,由它构成的电路在某时刻的输出不仅取决于该时刻的输入,还与电路原来状态有关。而门电路无记忆功能,由它构成的电路在某时刻的输出完全取决于该时刻的输入,与

3、电路原来状态无关;触发器和门电路是构成数字电路的基本单元。二、触发器的类型根据逻辑功能不同分为RS触发器D触发器JK触发器T触发器T触发器根据触发方式不同分为电平触发器边沿触发器主从触发器根据电路结构不同分为基本RS触发器同步触发器主从触发器边沿触发器三、触发器逻辑功能的描述方法主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。主要要求:掌握与非门结构基本RS触发器的电路、逻辑功能和工作特点。了解同步触发器的结构、工作特点和存在问题。4.2.2触发器的基本形式掌握触发器的0态、1态、置0、置1、触

4、发方式、现态、次态和空翻等概念。了解触发器逻辑功能的描述方法。掌握RS触发器、D触发器、JK触发器的逻辑功能及其特性方程。一、基本RS触发器(一)由与非门组成的基本RS触发器1.电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ=1,Q=0时,称为触发器的1状态,记为Q=1;Q=0,Q=1时,称为触发器的0状态,记为Q=0。RDSD置0端,也称复位端。R即Reset置1端,也称置位端。S即SetBasicFlip-Flop信号输入端互补输出端,正常工作时,它们的输出 状态相反。低电平有效工作原理QQSDRDG1G

5、211011000SDRD功能说明输入QQ输出2.工作原理及逻辑功能011110触发器被置0触发器置0102.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出100111触发器被置1触发器置010触发器置1012.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出11触发器置010触发器置101触发器保持原状态不变不变&&G1门输出G2门输出2.工作原理及逻辑功能QQSDRDG1G2输出状态不定(禁用)不定11011000SDRD功能说明输入QQ输出触发器置010触

6、发器置101触发器保持原状态不变不变0011输出既非0状态,也非1状态。当RD和SD同时由0变1时,输出状态可能为0,也可能为1,即输出状态不定。因此,这种情况禁用。特性表3.逻辑功能的特性表描述次态初态指触发器在输入信号变化前的状态,用Qn表示。指触发器在输入信号变化后的状态,用Qn+1表示。触发器次态与输入信号和电路原有状态之间关系的真值表。基本RS触发器工作原理动画演示00001×触发器状态不定0×1010100触发器置000101101触发器置1111110011触发器保持原状态不变说明Qn+1QnSDRD基本RS触发器特

7、性表的简化表示Qn11101010不定00Qn+1SDRD与非门组成的基本RS触发器特性表置0端RD和置1端SD低电平有效。禁用RD=SD=0。称约束条件注意波形分析举例解:[例]设下图中触发器初始状态为0,试对应输入波形画出Q和Q的波形。QQSDRDSRSDRD保持初态为0,故保持为0。置0保持QQ置1考虑禁止状态的可能波形(二)基本RS触发器的两种形式特性表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置0、置1信号低电平有效置0、置1信号高电平

8、有效注意弄清输入信号是低电平有效还是高电平有效。(三)基本RS触发器的优缺点优点缺点电路简单,是构成各种触发器的基础。1.输出受输入信号直接控制,不能定时控制。2.有约束条件。二、同步触发器SynchronousFlip-Flop实际工作中,触发器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。