电子技术基础 教学课件 作者 张立 主编 谢忠玉 陈凯 副主编第7章　时序逻辑电路.ppt

《电子技术基础 教学课件 作者 张立 主编 谢忠玉 陈凯 副主编第7章　时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七章：时序逻辑电路7.1时序逻辑电路常用器件7.2时序逻辑电路的特征7.3时序逻辑电路功能分析计数器7.4时序逻辑电路设计本章首先介绍时序逻辑电路的常用器件—触发器，在掌握了触发器的特征方程和工作特点后，给出时序逻辑电路的基本概念及分类方法，在此基础上通过实例给出分析和设计时序逻辑电路的方法和步骤。7.1触发器触发器对数字信号具有记忆和存贮的功能，是构成时序逻辑电路存贮部分的基本单元，也是数字电路的基本逻辑单元。在输入信号的作用下，它能够从一种稳态(0或1)转变到另一种稳态(1或0)。有两种不同类型的输入端

2、。“0”态Q=0Q=1“1”态Q=1Q=0输出Q和Q互为相反逻辑，所以只有两种状态：逻辑变量输入端，如D、RS、JK、T时钟脉冲输入端CP7.1.1RS触发器RS触发器:可控RS触发器(同步RS触发器)和主从RS触发器。“同步”的含义：RS触发器的动作与时钟CP同步。平时常为“1”平时常为“1”直接置位端直接清零端CP=0时011触发器保持原态&a&b&c&dCP111CP=1时&a&b&c&dCP11取决于R、S及原态可控(同步)RS触发器功能分析1若原状态：CP&a&b&c&d11保持不变！输入R=0,S

3、=0时0011100110输出保持：1若原状态：CP&a&b&c&d110011011001输出保持：可控(同步)RS触发器功能分析1若原状态：CP&a&b&c&d11输入R=0,S=1时1001100110输出保持：1若原状态：CP&a&b&c&d111001011010输出变为：置“1”！可控(同步)RS触发器功能分析1若原状态：CP&a&b&c&d11置“0”！输入R=1,S=0时0110100101输出变为：1若原状态：CP&a&b&c&d110110011001输出保持：可控(同步)RS触发器功能分

4、析输出Q＝Q＝1，为逻辑功能的混乱状态。当CP＝10或R、S同时由10时，逻辑状态是不定的。因此使用RS触发器时应保证RS＝0（约束条件）1CP&a&b&c&d11输出状态不定！输入R=1,S=1时110011输出变为：逻辑功能混乱！11可控(同步)RS触发器功能分析RS触发器真值表时钟CP输入Ｒ　Ｓ现态Ｑn次态Ｑn+1说明００××××０１０１不变１１０００１０１不变１１０１０１１１置“１”１１１００１００置“０”１１１１０１－－不定逻辑表达式：状态转换图状态转换图，即表示了次态输出与输入R、S及现态输出

5、间的逻辑关系，又表明了触发器从一个状态转换到另一个状态时，对输入信号R、S的要求。例：已知R、S波形，分析在CP脉冲作用下输出Q的波形。若在CP=1期间，R、S端信号发生变化会引起触发器输出状态的改变，这种现象称为空翻。发生空翻现象时，时钟脉冲CP失去对触发器的触发控制作用，使触发器不能和与其所联的前后级时序逻辑单元协调工作，从而导致混乱的逻辑输出。注意：使用可控RS触发器时既要保证RS=0，同时还要保证在CP=1期间R、S不会发生变化。主从RS触发器能有效地消除空翻现象。主从RS触发器工作过程分两个阶段来完

6、成：(1)接收信号阶段：在CP的前沿，主触发器F1将R、S逻辑值输入，Q1做相应的变化，从触发器F2将保持原状态不变。(2)触发翻转阶段：在CP的后沿，主触发器的输入被封锁，从触发器Q2按上一阶段中R2、S2的设定而变化。主从RS触发器的工作特点：CP前沿接收信号，后沿触发翻转。7.1.2JK触发器主从JK触发器，是由主从RS触发器改进而来。JK触发器的输入端JK不再有限制条件。JK触发器逻辑表达式：RDSDCQKJJK触发器真值表时钟CP输入Ｊ　Ｋ现态Ｑn次态Ｑn+1说明××××０１０１不变０００１０１不

7、变０１０１００置“0”１００１１１置“1”１１０１１０翻转功能表该触发器带有直接置位复位端下降沿触发逻辑符号RDSDCQKJ状态转换图置“1”CPKJQ保持翻转置“0”画出主从JK触发器输出端波形图。(设触发器初态为“0”)。例1：假设初始状态Qn=0，画出Q1和Q2的波形图。JKQQCPQ2JKQQCPQ1•看懂逻辑符号；•熟练使用功能表。CPQ1Q2例2：画出主从JK触发器输出端波形图。逻辑符号RDSDCQKJQQ123456例3：画出主从JK触发器输出端波形图。JKQn+100Qn11Qn010101C

8、PJKQ例4：7.1.3D触发器通常所用的D触发器又叫维持阻塞型D触发器，简称维阻型D触发器，它是一种边沿型触发器。功能表逻辑表达式状态转换图逻辑符号触发方式：边沿触发型，且上升沿有效。CP已知维持阻塞型D触发器CP和D端的波形，试画出输出端Q的波形。DQDQn+10101D触发器功能表例5：集成4D触发器74LS175特点:一个集成电路中有4个D触发器,时钟CP公共,清0端RD公共RDQQRDQQ