数电课后习题.doc

《数电课后习题.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、习题数字电子技术基础习题第一章逻辑代数基础1.1、用布尔代数的基本公式和规则证明下列等式。1.2、求下列函数的反函数。1.3、写出下列函数的对偶式。1.4、证明函数F为自对偶函数。1.5、用公式将下列函数化简为最简“与或”式。1.6、逻辑函数。若A、B、C、D、的输入波形如图所示，画出逻辑函数F的波形。1.7、逻辑函数F1、F2、F3的逻辑图如图2—35所示，证明F1=F2=F3。1.8、给出“与非”门、“或非”门及“异或”门逻辑符号如图2—36（a）所示，若A、B的波形如图2—36（b），画出F1、F2、F3波形图。1.9、用卡诺

2、图将下列函数化为最简“与或”式。1.10、将下列具有无关最小项的函数化为最简“与或”式；1.11、用卡诺图将下列函数化为最简“与或”式；1.12用卡诺图化简下列带有约束条件的逻辑函数1.13、用最少的“与非”门画出下列多输出逻辑函数的逻辑图。第二章门电路2.1由TTL门组成的电路如图T2.1所示，已知它们的输入短路电流为Iis＝1.6μA，高电平输入漏电流IiH＝40μA。试问：当A=B=1时，G1的电流（拉，灌）为；A=0时，G1的电流（拉，灌）为。图T2.2中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平UOH=；

3、输出低电平UOL=；输入短路电流Iis=；高电平输入漏电流IiH=；阈值电平UT=；开门电平UON=；关门电平UOFF=；低电平噪声容限UNL=；高电平噪声容限UNH=；最大灌电流IOLMax=；扇出系数N=。 2.3TTL门电路输入端悬空时，应视为；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为（3.5V，0V，1.4V）。2.4CT74、CT74H、CT74S、CT74LS四个系列的TTL集成电路，其中功耗最小的为；速度最快的为；综合性能指标最好的为。2.5CMOS门电路的特点：静态功耗（很大，极低）；而动态功耗随着

4、工作频率的提高而（增加，减小，不变）；输入电阻（很大，很小）；噪声容限（高，低，等）于TTL门。2.6集电极开路门（OC门）在使用时须在之间接一电阻（输出与地，输出与输入，输出与电源）。2.7图2.3所示电路中，G1、G2、G3是74LS系列的OC门，输出高电平时漏电流Icex=100μA，其输出电流ILOmax=8mA；G4、G5、G6是74LS系列的与非门，其输入电流IiL=400μA，IiH=20μA。试计算电阻RL的取值范围。2.8图T2.4中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。当C=

5、1或C=0以及S通或断等不同情况下，U01和U02的电位各是多少？请填入表中，如果G2的悬空的输入端改接至0.3V，上述结果将有何变化？ 2.9图T2.5示电路为TTL门电路，若用高内阻电压表各图M点的电压，估算一下量测出M点的电压为多少伏，并说明理由。2.10图T2.6示电路为TTL门电路，非门的输入短路电流，高电平输入电流为，当门1输入A为“1”或“0”时，问各流入门1输出端的电流为多少毫安？2.11某同学按照上图线路做实验时，当A=“1”时，M点的电压VM=1.6V左右，试分析原因。2.12图T2.7所示电路为TTL三态门。三

6、态门控制端波形如图所示，试分析此电路能否正常工作，2.13图T2.8为由TTL“与非”门组成的电路，输入A、B的波形如图所示，试画出V0的波形。 2.14图T2.9中门1、2、3均为TTL门电路，平均延迟时间为20ns，画出VO的波形。第三章组合数字电路习题：3.1分析图图T3.1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。3.2逻辑电路如图T3.2所示：1、写出S、C、P、L的函数表达式；2、当取S和C作为电路的输出时，此电路的逻辑功能是什么？3.3图T3.3为由三个全加器构成的电路试写出其输出F1，F2

7、，F3，F4的表达式。 3.4图T3.4为由集成四位全加器74LS283和或非门构成的电路，已知输入DCBA为BCD8421码，写出B2B1的表达式，并列表说明输出D'C'B'A'为何种编码？3.5图T3.5是由3线/8线译码器74LS138和与非门构成的电路，试写出P1和P2的表达式，列出真值表，说明其逻辑功能。3.6图T3.6是由八选一数据选择器构成的电路，试写出当G1G0为各种不同的取值时的输出Y的表达式。3.7某水仓装有大小两台水泵排水，如图T3.7所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在H以上时，大小

8、水泵同时开动；水位在H、M之间时,只开大泵；水位在M、L之间时，只开小泵；水位在L以下时,停止排水。（列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用） 3.8仿照全加器设计一个全减器，被减数A，减数B，低位来的借位J