集成电路原理第五章.ppt

《集成电路原理第五章.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第五章MOS集成电路的版图设计根据用途要求确定系统总体方案工艺设计根据电路特点选择适当的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。电路设计根据电路的指标和工作条件，确定电路结构与类型，依据给定的工艺模型，进行计算与模拟仿真，决定电路中各器件的参数（包括电参数、几何参数等）版图设计按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。将GDSII或CIF数据包发给Foundry，生成PG带，制作掩模版工艺流片中测

2、，划片封装，终测5.1MOS集成电路的寄生效应5.1.1寄生电阻MOSIC尤其是Si栅MOS电路中，常用的布线一般有金属、重掺杂多晶硅（Poly-Si）、扩散层和难熔金属（W、Ti等）硅化物几种。由于其特性、电导率的差异，用途也有所不同。随着器件电路尺寸按比例不断缩小，由互连系统产生的延迟已不容忽略，并成为制约IC速度提高的主要因素之一。1、互连延迟长互连情况下，寄生分布阻容网络可等效如图5-1所示。其中：r，c——单位长度的电阻、电容（/m、F/m）L——连线总长度图5-1寄生分布阻容网络等效电路若令：d——连线厚度；W——

3、连线宽度；——电阻率tox——连线间介质厚度；扩散层=1/(Nq)则：（5-1）节点i的电位Vi响应与时间t的关系：（5-2）当L0，有：（5-3）近似处理，求解得：（5-4）若，则有：（5-5）注意：此时，若按集总模型处理：即将整个长连线等效为一总的R总、C总，则；图5-2集总模型等效电路（5-6）可见，与分布网络分析情况差1/2的关系，而与实际测试相比，分布模型更为接近。因此，在分析长互连延迟时应采用分布RC模型。例5-1：已知：采用1m工艺，n+重掺杂多晶硅互连方块电阻R=15/，多晶硅与衬底间介质（Si

4、O2）的厚度tox=6000Å。求：互连长度为1mm时所产生的延迟。解：采用分布RC模型，得：补充材料：图5-3由边际电场效应产生的寄生电容Cff（FringingField）对于1mCMOS工艺，单位长度Cff如下表所示。Cff(fF/m)PolySi-Sub0.0430.004Metal1-Sub0.0440.001Metal2-Sub0.0350.001Metal3-Sub0.0330.001表5-1不同连线层与衬底间的Cff由此，可见上例中单位面积的边际电场效应电容为：Cff=0.0434=0.172fF/

5、m2而单位面积的平板电容：C平板=ox/tox=0.058fF/m2Cff与C平板已在同一量级，不能忽略，需重新计算：2、导电层的选择（1）VDD、VSS尽可能选用金属导电层，并适当增加连线宽度，只有在连线交叉“过桥”时，才考虑其他导电层。（2）多晶硅不宜用作长连线，一般也不用于VDD、VSS电源布线。（3）通常应使晶体管等效电阻远大于连线电阻，以避免出现电压的“分压”现象，影响电路正常工作。（4）在信号高速传送和信号需在高阻连线上通过时，尤其要注意寄生电容的影响：扩散层与衬底间电容较大，很难驱动，在某些线路结构中还易引起

6、电荷分享问题，因此，应使扩散连线尽可能短。5.1.2寄生电容CMOSCMCMNCpnCGS,CGDCMOS——单位面积栅电容=COX，是节点电容的主要组成部分CM——Al-场氧-衬底间的电容（CMOS/10）CMN——Al-场氧-n+区之间的电容（23CM）Cpn——D、S与衬底之间的pn结电容（Nsub，Cpn）CGD对器件工作速度影响较大，可等效为输入端的一个密勒电容：Cm=(1+KV)CGD，KV为电压放大系数。5.1.3寄生沟道图5-4寄生沟道形成示意图场开启——当互连跨过场氧区时，如果互连电位足够高，可能使场

7、区表面反型，形成寄生沟道，使本不应连通的有源区导通，造成工作电流泄漏，使器件电路性能变差，乃至失效。预防措施：（1）增厚场氧厚度t’OX，使V’TF，但需要增长场氧时间，对前部工序有影响，并将造成台阶陡峭，不利于布线。（2）对场区进行同型注入，提高衬底浓度，使V’TF。但注意注入剂量不宜过高，以防止某些寄生电容增大，和击穿电压的下降。（3）版图设计时，尽量把可能产生寄生MOS管的扩散区间距拉大，以使W/L，ron，但这样将使芯片面积，集成度。5.1.4CMOS电路中的闩锁（Latch-up）效应——闩锁效应为CMOS

8、电路所独有，是由于CMOS结构中存在pnpn四层结构所形成的寄生可控硅造成的。所以nmos或pmos电路中不会出现。1、CMOS电路中寄生可控硅结构的形成图5-5CMOS反相器剖面图和寄生可控硅等效电路由图5-5可见，由CMOS四层pnpn结构形成寄生可控硅结构