集成电路封装与测试论文.doc

《集成电路封装与测试论文.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、导线引起的寄生效应及其尺寸缩小特性导线引起的寄生效应及其尺寸缩小特性-16-导线引起的寄生效应及其尺寸缩小特性一、引言-3-二、工艺尺寸的缩小历程-3-三、导线引起的寄生效应-3-1、集成电路的导线-3-2、导线的寄生电容-4-3、导线的寄生电阻-7-4、导线的寄生电感-9-5、电迁移-9-四、寄生效应造成的影响及其尺寸缩小特性-9-1、串扰-9-2、欧姆电压降-10-3、电压降-11-4、传输线效应-12-5、导线对延时的影响-13-五、优化寄生效应影响的方法-13-1、串扰的抑制策略-13-2、减少欧姆电压降-14-3、解决问题-14-4、避免传输线效应-15-5、处理导线引

2、起的延时问题-15-六、总结与展望-16-七、参考文献-17--16-导线引起的寄生效应及其尺寸缩小特性一、引言在集成电路发展的早期，芯片上的导线往往只在特殊的情形下或当进行高精度分析时才予以考虑。随着集成电路工艺水平的发展和芯片工作速度的不断提高，导线引起的寄生效应逐渐成为决定电路性能的一个重要因素。事实上，它们已经开始支配数字集成电路一些相关的特性指标，如速度、能耗和可靠性。这一情形由于深亚微米半导体工艺的发展越发显著。因此仔细深入的研究半导体工艺中导线的寄生效应及其尺寸缩小特性是极为重要的。准确、快速地分析互连寄生效应已成为一个具有挑战性的重要课题。二、工艺尺寸的缩小历程在

3、微电子学中，通常用特征尺寸来衡量集成电路的制造工艺水平。特征尺寸定义为器件中的最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道长度的几何长度；对于双极器件，指的是最小的发射极宽度)。特征尺寸是衡量集成电路制造和设计水平的重要尺度，特征尺寸越小，那么芯片集成度越高、速度越快、性能越好。从90年代的微米工艺，到2000年的亚微米（0.18微米），到现在的纳米（22nm）工艺，最小工艺尺寸5~6年缩小一半。表1最小线条宽度的变化年代1985198819911994199720002005最小线宽1.25um0.8um0.6um0.5um0.35um0.18um0.1um三、

4、导线引起的寄生效应1、集成电路的导线互连线是指连接两个元器件之间的传输线。按照互连线所在的设计层次的不同，可以将互连线分为以下几种：芯片内部的互连线、芯片封装时管脚、芯片之间的互连线、印刷电路版上的互连线和连接电路版的电缆线。本文讨论的导线，主要指芯片内部的互连线。-16-导线引起的寄生效应及其尺寸缩小特性芯片内的互连，从其线长和功能方面划分，可分为全局互连、中级互连、局域互连三种。局域互连为一个执行单元或功能模块内的删和晶体管提供互连，通常位于互连金属引线层的第一及第二层内；中级互连是为功能模块内的时钟信号等传输距离较长的信号提供互连的，其典型长度为3～4mm；全局互连是为功能

5、模块之间的时钟和信号模块提供互连引线的，其长度常达芯片周长的二分之一，通常位于互连引线层的最上一层或二层。芯片上的导线，是构成芯片内部互连的重要材料。在有些书籍中，导线与互连通用。芯片上的导线的宽度和厚度在微米甚至纳米级别。在芯片加工过程中，通常先通过淀积方法形成金属膜层；然后，根据设计的版图对金属膜进行刻蚀，保留下来的部分就形成了金属线。金属互连层材料多为铝和铜，但在较低的互连层中也常使用钨。金、银也用于互连布线。当代最先进的工艺可以提供许多铝或铜金属层以及至少一层多晶硅。甚至通常用来实现源区和漏区的重掺杂和扩散层也可以用来作为导线。集成电路与封装材料之间，印刷电路板上个部分之

6、间，也多通过金属导线实现互连。2、导线的寄生电容首先考虑一条简单的矩形导线放在半导体衬底之上，如图3.1所示。如果这条导线的宽度明显大于绝缘材料的厚度，那么就可以假设电场线垂直于电容极版，并且它的电容可以用平行板电容模型来模拟。在这些情况下该导线的总电容可以近似为：（3.1）式中，W和L分别为导线的宽度和长度，和代表绝缘层的厚度和它的介电常数。图3.1互连线的平行板电容模型-16-导线引起的寄生效应及其尺寸缩小特性为了在减小工艺尺寸的同时使导线的电阻最小，希望保持导线的截面积（W×H）尽可能地大。而较小的W值可得到较密集的布线，因而具有较少的面积开销。因此，随着工艺尺寸的缩小，W

7、/H的比例在稳步下降，先进工艺中已降到了1以下。这在图3.2的工艺截面上可以清楚地看出。此时导线侧面与衬底之间的电容（称为边缘电容）不能再被忽略。这一效应显示在图3.3中。可以用一个简单而且在实际中近似得相当好的模型来描述导线与衬底间的电容：（3.2）式中，w=W－H/2是对平板电容宽度很好的近似。这一模型把导线电容分为两部分：一个平板电容以及一个边缘电容（fringingcapacitance）。后者模拟成一条圆柱形导线，其直径等于该导线的厚度。图3.2现代CMOS工艺的截面图