王永军全套配套课件数字逻辑与数字系统设计 第8章 数字系统设计.ppt

《王永军全套配套课件数字逻辑与数字系统设计 第8章 数字系统设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第8章数字系统分析与设计本章主要内容：8.1数字系统概述8.2乘法器的原理及设计8.3除法器的原理及设计方法8.4简易CPU工作原理及设计方法8.5数字频率计的原理及设计8.6数字信号发生器的原理及设计8.1数字系统概述采用数字电子技术实现数字信息处理、传输、控制的数字逻辑单元集合称为数字系统。数字系统一般包括数据处理器和控制器两个部分。一个典型数字系统如图8-1所示。图8-1数字系统示意图8.2乘法器的原理及设计8.2.1乘法器工作原理乘法器的一般计算过程如下：从上面的计算过程可以清楚地看出，两个二进制数相乘时，是分别

2、用乘数各位与被乘数相乘并左移一位，产生位积，然后再将各个位积中相应位数上的数相加，最后得到两个数的乘积。图8-2乘法器的运算原理框图8.2.2采用VHDL描述的乘法器图8-3改进后的乘法器结构图与时序乘法器相对而言，还有一种被称为组合乘法器的描述方式，目前，很多EDA综合系统均支持乘法器的行为描述方式，即直接使用运算符“*”来完成。具体VHDL程序如下：8.3除法器的原理及设计方法8.3.1除法器的工作原理图8-4除法器结构框图图8-5除法器控制电路状态图8.3.2用VHDL描述的除法器图8-6除法器的内部结构图8.4简

3、易CPU工作原理及设计方法8.4.1简易CPU的工作原理图8-7简易CPU的结构框图图8-7所示为一个简易CPU的组成框图。这个简易CPU有4个n位寄存器R0、R1、R2、R3，采用三态缓冲器与系统总线BUS相连，由控制电路控制三态缓冲器的使能。简易CPU还包括一个ALU算术逻辑单元，ALU的一个操作数来自n位寄存器A，另一个操作数B直接来自数据总线。当ALU的控制信号AddSub=0时，执行A+B运算；当控制信号AddSub=1时执行A-B运算，运算结果存储到寄存器G中。寄存器A和G由信号Ain、Gin和Gout控制表

4、8-1简易CPU的基本操作及功能操作功能LoadRx，DataRx←DataMoveRx，RyRx←[Ry]AddRx，RyRx←[Rx]+[Ry]SubRx，RyRy←[Rx]-[Ry]图8-8简易CPU状态控制电路T0状态表示没有任何操作的状态，即初始状态。T1对应各种操作的第一步T2、T3则分别对应加法和减法器的第二步和第三步。图8-9功能编码状态译码器表8-2各种操作时的输出信号状态8.4.2采用VHDL描述的ALU1．4进制计数器的VHDL描述2．2-4译码器电路的VHDL描述3．ALU内部8位寄存器的VHDL

5、描述4．ALU的主程序8.5数字频率计的原理及设计在电子测量技术中，频率测量是一种常用的测量之一。实际测量系统中有一些物理量的测量是通过对频率测量而间接获得，例如电压测量可以经过V/F变换，测定频率后，就可以间接获得被测电压值。这里将介绍一些频率测量的基本原理和方法。常用的测量方法是根据频率的定义直接进行测量的。即在确定的闸门时间Tw内，记录被测信号的脉冲数目Nx，则被测信号的频率fx为：8.5.1数字频率计的原理图8-10直接测量频率测量原理波形图等精度测量方法是在直接测频方法的理论基础上加以改进而得出的。在这种方法中

6、，其闸门信号是随着被测信号频率的变化而改变的，不再是固定宽度，而且其恰好是被测信号的整数倍，即与被测信号完全同步，可以消除了±1个绝对计数误差，其测量原理如图8-11所示。图8-11等精度测量法原理图图8-12等精度频率测量框图图8-13预置闸门信号发生器原理框图8.5.2数字频率计的VHDL描述图8-14频率计的结构框图1．预置闸门时间控制程序2.计数器元件的VHDL程序3．标准信号产生电路4．测量模块8.6数字信号发生器的原理及设计8.6.1数字信号发生器（DDS）的原理图8-15DDS控制电路结构框图图8-16改进

7、后的DDS控制器结构框图8.6.2数字信号发生器（DDS）的VHDL描述图8-17数字信号发生器的结构图1．相位累加器的VHDL描述2．正弦波发生器VHDL源程序3．波形选择单元的VHDL描述