基于CPLD的数字钟设计.pdf

基于CPLD的数字钟设计.pdf

ID:52206344

大小:2.11 MB

页数:4页

时间:2020-03-24

基于CPLD的数字钟设计.pdf_第1页
基于CPLD的数字钟设计.pdf_第2页
基于CPLD的数字钟设计.pdf_第3页
基于CPLD的数字钟设计.pdf_第4页
资源描述:

《基于CPLD的数字钟设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、《自动化与仪器仪表》2017年第1期(总第207期)基于CPLD的数字钟设计雷琼(陕西工业职业技术学院陕西咸阳,712000)摘要:简述了一种基于CPLD的数字钟设计方案,文中所设计的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。通过使用EDA软件MAX+plusⅡ设计数字钟系统,阐述了自上向下和层次化设计方法及电路微型化的可行性。利用VHDL硬件描述语言结合CPLD可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果,进一步说明C

2、PLD器件值得在电路研究、设计中推广。关键词:CPLD;VHDL;数字钟;电子系统;EDA;仿真波形中图分类号:TH714文献标识码:ADOI编码:10.14016/j.cnki.1001-9227.2017.01.035Abstract:ThispaperdescribesadigitalclockdesignschemebasedonCPLDandthedigitalclockisdesignedinthispaperakindofwhenusingadigitalcircuittechnology,minutesandsecondstimi

3、ngdevice,hashigheraccuracycomparedwiththemechanicalclockandintuitive,andnomechanicaldevice,hasalongerservicelife,thereforehasbeenwidelyused.ThroughtheuseofEDAsoftwareMAX+plusⅡdigitalclocksystemdesign,thispaperexpoundsthedownwardandhierarchicaldesignmethodandcircuitonthefeasib

4、ilityofminiaturization.ByusingVHDLhardwaredescriptionlanguagewithCPLDprogrammabledevicesforthedesignofdigitalclock,andthroughthedynamicdisplayofdigitaltubedrivercircuittimingresults,furtherillustratetheCPLDdeviceisworthpopularizingintheresearch,designthecircuit.Keywords:CPLD;

5、VHDL;digitalclock;electronicsystem;EDA;thesimulationwaveform件经验要求低、标准产品无需测试、保密性强、价格大众化0引言等特点,可实现较大规模的电路设计,因此被广泛应用于[8-9]随着技术不断革新,数字电路在当今社会中的应用越产品的原型设计和产品生产。可以说几乎所有应用来越广泛,尤其是复杂可编程逻辑器件(CPLD)。可编程中小规模通用数字集成电路的场合均可应用CPLD器件。逻辑器件具有设计灵活、速度快、更改方便、功耗低等优CPLD器件已成为电子产品不可缺少的组成部分,它的设[1][10]点

6、,在数字信号处理中得到广泛应用。美国ALTERA公计和应用成为电子工程师必备的一种技能。司的CPLD器件采用全新的结构和先进的技术,再加上2数字钟设计MAX+plusⅡ可编程逻辑的开发环境,更具有高性能、开发周期短、在线编程等特点,十分方便进行电子产品开发和2.1CPLD的设计流程图[2]设计。本文通过使用结构简单、控制方便、资源利用率CPLD的设计流程图如图1。高的CPLD设计实现了一款多功能数字钟。1CPLD简介CPLD翻译成英文为ComplexProgrammableLogicDevice,它是一种复杂可编程逻辑器件,是从PAL和GAL器件

7、发展出来的器件,这种器件规模大、结构复杂,是一种用户根据各自需要而自行构造逻辑功能的数字集成电[3-4]路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现[5-6]设计的数字系统。由于CPLD内部采用固定长度的金属线进行各逻辑块的互联,所以设计的逻辑电路具有时间可预测性,避免了分段式互连结构时序不完全预测的[7]缺点。CPLD具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬收稿日期:2016-05-06

8、作者简介:雷琼(1983-),女,陕西咸阳人,本科,硕士,讲师,主要研究方向为通信工程。图1CPLD设计流程图·35·基于CPLD的数字

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。