基于fpga多普勒测振计信号采集和处理系统设计

《基于fpga多普勒测振计信号采集和处理系统设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于FPGA多普勒测振计信号采集和处理系统设计　　摘要：为了实现激光?水声浅海地形遥感探测中水声信号的实时解调与处理，设计了一种基于FPGA的激光多普勒测振计信号采集与处理系统。以CycloneⅡ系列FPGA为核心控制模块，结合ADS1174模数转换芯片、DAC8551数模转换芯片和MAX3232收发芯片，实现了高速数据采集和串口通信。该信号采集系统具有性能可靠、实时性强、集成度高、扩展灵活等特点，并且通过试验验证了其功能的正确性。关键字：激光多普勒测振计；信号采集；现场可编程门阵列；双口随机存储器；RS232中图分类号：TN911.7?34文献标识码：A文章编号：1004?373X（201

2、3）17?0125?030引言8传统的浅海地形测量以船只为平台，采用声纳技术进行，这种测量方法对于一些船只难以驶入的区域便形成了测量盲区，而机载平台与光声浅海测量技术的结合克服了这一缺点，大大提高了测量区域的范围。基于激光多普勒测振技术的声光耦合系统是光声浅海地形遥感系统的重要组成部分，包括激光多普勒测振系统、水面反射光自适应跟踪系统以及可调水平平台三个部分。激光多普勒测振系统能够应用多普勒效应，利用激光的高相干性[1]测量光声浅海地形遥感系统中水表面的振动速度，进而获得水中的声信息。该声信息的采集和进一步处理正是通过基于FPGA的信号采集与处理系统实现的。针对遥感系统的工作环境特点、待处理

3、信号的频谱特征以及系统信噪比等要求，综合比较多种信号采集系统方案的优缺点，设计一种基于FPGA的激光多普勒测振计信号采集与处理系统，可以实现光声浅海地形遥感探测中的水声信号的实时采集与处理。1系统总体结构激光多普勒测振计信号采集与处理系统要求既要具有高速实时的采集和处理能力，也要具有丰富的外部接口，同时，考虑到系统稳定性和灵活性的要求，采用核心板和底层板结合的硬件结构。系统原理框图如图1所示，FPGA芯片采用Atera公司的CycloneⅡ系列EP2C5Q208C8N，它采用90nm工艺，具有4608个逻辑单元[2]。此外，系统还包括信号调理模块、A/D转换电路模块、D/A转换电路模块和外部

4、接口单元等部分组成。系统采用±15V电源供电，选用多块电压转换芯片，提供5V，1.8V，3.3V和1.2V电压。2信号采集和处理系统设计2.1硬件电路设计8激光多普勒测振计信号采集与处理系统采用核心板和底层板结合的硬件结构，核心板主要包括FPGA芯片、串行配置芯片（EPCS）、联合测试调试接口（JTAG），其通过108个引脚插针与底层板插座一一对应连接。底层板电路主要包括电源转换电路、信号调理电路、A/D转换电路、D/A转换电路和串行通信转换电路。电源转换电路通过7805稳压芯片、AMS1117稳压芯片和LM1085稳压芯片实现电源电压的转换，为系统提供5V，1.8V，3.3V和1.2V电压

5、。信号调理电路模块包括两路差分放大电路，每路差分放大电路由一片高性能的全差分音频运算放大器芯片OPA1632构成。A/D转换电路模块是在四通道16位求和型模数转换芯片ADS1174、稳压芯片REF1004以及集成运放芯片OPA350的基础上实现的，高速状态下，ADS1174芯片速度可以达到52KSPS，并支持多通道并行处理。采用DAC8551和REF02稳压芯片实现D/A转换，DAC8551是一款16位电压输出模数转换芯片，REF02稳压芯片为DA芯片提供2.5V的参考电压。由于RS232在通信领域的广泛应用，本文设计系统采用RS232串行方式进行通信，考虑到激光多普勒测振计信号采集与处理系

6、统中FPGA接口电路是TTL电平，所以需要经过MAX3232芯片实现与RS232标准电平的转换。硬件电路板如图2所示。2.2FPGA逻辑设计在FPGA逻辑设计中，采用Altera公司的Quartus8Ⅱ综合开发环境对FPGA进行设计、仿真和调试，实现信号的采集和处理功能，FPGA逻辑设计工作流程图如图3所示。在工作过程中，FPGA首先检测是否接收到数据采集完毕的使能信号，如果没有接收到就一直进行检测，如果收到就读取16位数据并缓存。当FIFO接近全满状态时启动数据处理逻辑，数据处理逻辑通过一系列乘加运算结合流水线的设计方法实现，并将运算结果适当截位输出给双口RAM。双口RAM拥有两套完全独立

7、的数据线、地址线和读写控制线，当检测到有数据输入时，读地址开始加1，否则读地址保持不变。上位机准备就绪，即双口RAM数据准备输出时，双口RAM写地址开始加1，通过串行接口将数据输出。在输出模拟信号时，只有当DAC8551芯片输入寄存器接收到24位数据，同时同步信号为低电平时，才能启动D/A转换逻辑。下面将介绍几个典型数字逻辑模块的关键设计点。（1）时钟模块本设计中外部晶振提供给FPGA的时钟为50MHz，时钟