基于FPGA的光通信误码率测试系统设计-论文.pdf

《基于FPGA的光通信误码率测试系统设计-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、2014焦8月三明学院学报Aug．2014第31卷第4期JOURNALOFSANMINGUNIVERSITYV01．3lNo．4doi：10．14098／j．cn35-1288／z．2014．04．015基于FPGA的光通信误码率测试系统设计游淑民(集美大学信息工程学院，福建厦门361021)摘要：误码率是数据传输设备的衡量指标之一．误码率测试是SFP光通信模块生产与设计中重要的环节。针对SFP光通信模块设计了一种基于FPGA的误码率测试系统，系统采用并行m型伪随机序列编码，可实现PR_BS-7至PRBS一31标准的m序列码流生成，与SFP光通信模块的通信速率为1．25Gbps。系统打破常规测

2、试的局限性，模块连接简便．可以在短时间内对SFP光通信模块进行准确测试，提高了SFP光通信模块误码率测试的效率。关键词：SFP；误码率测试；FPGA；m型伪随机序列中图分类号：TP312文献标识码：A文章编号：1673-4343(2014)04-0079-07DesignofFPGABasedBit-errorRateTestSystemforOpticalCommunicationYOUShu-min(TheCollegeofInformationEngineeringJimeiUniversity,Xiamen361021，China)Abstract：Bit-errorrate(BER)

3、isacriterionusedfortestingthedatatransmissionequirImentandBERtestisanim—portantprocedureinmanufacturinganddesignofSFPopticalcommunicationmodules．Inthispaper，aBERtestsystembasedonFPGAforSFPopticalcommunicationmoduleisproposed．Thissystememploysparallelm—sequencebasedpseu—do-randomcodingandthereforeisc

4、apabletogenericstandardizedm-sequencesfromPRBS-7toPRBS-31．Thecommuni-cationratebetweenBERtestsystemandSFPopticalcomunicationmoduleis1．25Gbps．TheproposedBERtestsystememployedanoveltestingmethodandconnectiontoSFPmodulesissimple，thusitisabletotestSFPmodulesinashorttimewithhighaccuracy，i．e．，thetestefici

5、encyisimproved．Keywords：SFP；bit-erorratetest；FPGA；m-stylepseudorandomsequence随着光通信系统的传输速率越来越高，对光电设备的可靠性要求也在提高。数据链路长距离的传输或者是外部的干扰都会引起通信数据出现错误。因此需要误码检测来模拟通信链路中的数据传输，在通信系统实际工作之前对通信设备可靠性进行验证。在传输速率确定的情况下，光通信系统的误码率成为了检测光电系统性能的关键所在。在实际系统测试中，通常使用误码仪对数字通信系统的误码进行检测。但是传统的误码检测仪速率较低、接口单一，拥有光接口的型号也较少，已经不能满足当今光通信系

6、统的误码检测要求。本文针对SFP光通信模块设计了一种通信速率为1．25Gbps的误码检测系统。系统采用FPGA作为主控设备。可以克服传统误码检测仪在数字信号处理(DSP)、扩展性及实时性等方面的不足，同时可以在门级进行设计和改动，也能更快的移植到更高速率的光通信模块误码率检测平台。收稿日期：2014-07-08基金项目：集美大学育研基金项目(XX201406)作者简介：游淑民，女，福建龙岩人，助教。研究方向：集成电路设计。一80一三明学院学报第31卷1系统总体设计方案本文所设计的误码测试系统是基于Xilinx公司的Virtex一6FPGAML605开发板。FPGA芯片型号为：XC6VLX240

7、T一1FFG1156。系统由一块FPGA开发板和一个SFP光通信模块测试板构成，结构如图1所示．FPGA片上系统产生pRBS伪随机码．通过GTX高速收发器接口发送到标准SFP模块．标准SFP模块再通过光纤传输到外部待测的SFP光通信模块，最后再通过GTX高速收发器传输回FPGA进行码流对比，判断是否有误码。FPGA片上系统采用32位SOC软核MicroB—laze做为系统控制内核，误码测试部分由误