基于无线局域网的多道脉冲幅度分析器-论文.pdf

基于无线局域网的多道脉冲幅度分析器-论文.pdf

ID:53763028

大小:249.19 KB

页数:4页

时间:2020-04-24

基于无线局域网的多道脉冲幅度分析器-论文.pdf_第1页
基于无线局域网的多道脉冲幅度分析器-论文.pdf_第2页
基于无线局域网的多道脉冲幅度分析器-论文.pdf_第3页
基于无线局域网的多道脉冲幅度分析器-论文.pdf_第4页
资源描述:

《基于无线局域网的多道脉冲幅度分析器-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第34卷第4期核电子学与探测技术Vo1.34No.42014年4月NuclearElectronics&DetectionTechnologyApr.2014基于无线局域网的多道脉冲幅度分析器刘洪斌,梁福田,李锋,金革(核探测与核电子学国家重点实验室、中国科学技术大学近代物理系,合肥230026)摘要:介绍了一种基于无线局域网络技术的数字化多道脉冲幅度分析器的设计,根据无线局域网络的特性改进了能谱数据存储结构与传输算法,减小了多道系统的死时间。使用无线局域网技术将多道系统与上位机无线互联,可以实现远程核脉冲信号采集与分析,减少工作人员现场操作仪

2、器所受的辐射剂量。关键词:多道脉冲幅度分析;无线局域网络;信号采集中国分类号:TL822文献标志码:A文章编号:0258-0934(2014)04-0429-04多道脉冲幅度分析是进行核脉冲能谱测量化多道的性能优势¨。的基本方法,传统的多道分析器主要分为专用1系统总体设计多道分析器和计算机多道分析器。大多数专用多道使用LXI总线与计算机相连,而计算机多多道的总体原理框图如图l所示。由前放道是以PCI总线与计算机相连。采用无线局域输出的信号经过放大与滤波成形后,由高速模网技术不仅能实现LXI总线的功能,而且也能数转换器(ADC)数字化。数字化之后

3、的核脉实现远程核数据采集与分析,减少工作人员现冲信号在现场可编程门阵列(FPGA)中进行甄场所受的辐射剂量。别、寻峰、谱存储等操作,最终得到的能谱数据无线局域网络技术随着互联网技术的发被存储在FPGA的内部存储器RAM中。上位展,其可靠性与传输速率等都在不断提高,将无机通过无线局域网直接与多道进行连接,进行线网络技术融人多道分析器中能够有效地解决数据与指令的传输,也可以通过局域网内的无有线传输方式的种种不足。但是无线传输的带线路由器实现与多道的连接。宽是有限的,且在不同的环境下其带宽也会变2信号调理电路化,这样会导致传输死时间的增加。本系统中信

4、号调理电路主要由信号放大、有源滤波采用了通过选取合适的存储结构,有效地避免成形两部分组成。其电路图如图2所示,运放了传输死时间的产生,将无线局域网络技术与U1与周边电阻组成一个比例放大器,对前置放多道技术很好地结合了起来,且同时具有数字大器输出的信号进行幅度放大。U2与C102、R107组成一个有源积分滤波电路,对前端信号收稿日期:2013—03一l5进行成形,以提高信号的信噪比J。成形之后基金项目:国家自然科学基金资助项目(11105142)。的信号送人ADC进行模数转换。作者简介:刘洪斌(1990一),男,湖南衡阳人,博士研究生,研究方向:

5、物理电子学;通信作者:金革(1960一),男,安徽休宁人,中国科学技术大学近代物理系教授,博士生导师,从事物理电子学方向的研究。429图1总体原理框图由于传输速度快,这部分的死时间比较小且固定。但是在无线传输的情况下,由于传输速率低,会导致传输死时间长,而传输速率的变化会导致传输死时间无法估计。本系统中采用双内存的存储结构J,很好地解决了这个问题。如图4所示,RAM1为主内存,在测量过程中实时累积能谱数据,而RAM2为备份内存,其中存储的数据用于上位机的实时显示。每个图2信号调理电路脉冲寻峰完成之后,都会将RAM1中的数据读3数字化多道在FPG

6、A中的实现出,加1后同时写人RAM1和RAM2。在上位机读取数据的时候,只对RAM2进行了读操ADC输出的数据送人FPGA,在FPGA中作,RAM1仍然保持数据采集状态,不会影响主用数字算法对这些信号进行处理与能谱累积。内存对新的脉冲信息的存储,这样就不会产生图3给出了FPGA的内部算法框图,数据传输死时间。流首先被送人过阈甄别模块中进行过阈甄别,以减少噪声引起的误触发。当数据大于设定的高阈值时,启动寻峰操作,直到ADC输出的数值小于低阈值时,停止寻峰。寻峰停止后,寻峰模块中的峰值寄存器中保存的数值即为之前通过脉冲的峰值。接着进行峰值存储,将寻

7、峰得到的峰值当作地址读出RAM中对应的数值,将这个数值加一后写回原地址。这些算法采用流水线操作,具有死时间小的优点。图4能谱存储结构如图5所示,信号在tl时刻过高阈值,这时候开始寻峰,等到信号小于低阈值的时候,寻峰完成。接着对RAM1进行读操作,加l后又写入RAM1。由于读写时钟使用的是80MHz图3FPGA内部算法框图的时钟,读1个时钟周期,延迟1个时钟周期后4存储方式数据被读出,接着消耗1个时钟周期将数据又写入RAM,读写操作使用了3个时钟周期的时传统的多道都是使用一片RAM进行能谱间,总共37.5ns。假定经过主放成形后的脉冲的存储,这种

8、存储结构设置在上位机读取能谱宽度为1IZS,且脉冲形状为准高斯,低阈值设的时候,就不能对新的脉冲信息进行存储,这样定为信号幅度的1G%处,那么停止寻峰

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。