基于FPGA地数字频率计概论.doc

《基于FPGA地数字频率计概论.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于FPGA的数字频率计摘要：简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存和译码显示电路4部分。其中分频模块输出的闸门信号控制计数器的计数。计数模块由八个十进制计数器组成，测量范围0HZ~99MHZ，各计数器的输出的BCD码送译码变成十进进制数送LCD显示。关键字：计数VHDLFPGA频率Abstract:28目录1系统的设计………………………………………………31.1设计方案的比较和论证.…………………………………31.1.1测量部分方案比较…………………………………………

2、……31.2总体方案………………………………………………42单元电路模块设计………………………………………42.1整形电路…………………………………………………………42.2分频电路…………………………………………………………52.3计数电路…………………………………………………………52.4锁存电路…………………………………………………………62.5键控电路…………………………………………………………63.软件设计…………………………………………………63.1VHDL硬件描述语言简介………………………………………63.2程序流程图…………………………………………

3、…………74.系统测试…………………………………………84.1测试仪器清………………………………………………………84.2频率………………………………………………85总结…………………………………86附录……………………………………8281.系统的设计1.1设计方案的比较和论证1.1.1测量部分方案比较方案一:采用小规模数字集成电路制作被测信号经过放大整形变换为脉冲信号后加到主控门的输入端，时基信号经控制电路产生闸门信号送至主控门，只有在闸门信号采样期间内输入信号才通过主控门，若时基信号周期为T，进入计数器的输入脉冲数为N，则被信号的测频率其频率F=N/T，其原理

4、方框图如图1.1.1所示显示译码器计数器闸门整形放大被测信号逻辑控制图1.2.1方案一测频原理图方案二：采用单片机进行测频控制单片机技术比较成熟，功能也比较强大，被测信号经放大整形后送入测频电路，由单片机对测频电路的输出信号进行处理，得出相应的数据送至显示器显示。原理方框图如图1.2.2所示。显示单片机测频电路信号整形待测信号晶振图1.2.2单片机测频电路原理图采用这种方案优点是呆以依赖地成熟的单片机技术、运算功能较强、软件编程灵活、自由度大、设计成本也较低，缺点是显而易见的，在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电路，整个系统显得十分复杂，

5、并且单片机的频率不能做得很高，使得测量精度大大降低。方案三：采用现场可编程门阵列(FPGA)为控制核心采用现场可编程门阵列(FPGA)为控制核心，利用VHDL语言编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，可实现大规模和超大规模的集成电路，测频测量精度高，测量频率范围大，而且编程灵活、调试方便。28综合上述分析，方案三为本设计测量部分最佳选择方案。1.2总体方案图1.2.1系统整体框图2.单元电路模块设计2.1整形电路FPGA能够识别的信号只有脉冲信号，要使系统能够精确测量各种信号的频率，如：正弦波、三角波、锯齿波等，必需先将

6、被测信号整形，整形电路是将待测信号整形变成计数器所要求的脉冲信号。电路形式采用一个整形三极管9018和一个电位器以及三个1K的电阻组成。其整形电路原理图如图2.1所示。图2.1.1整形电路原理图28采用9018作整形电路的核心，是因为9018的高频性能好，比起像555电路组成的整形电路来说，9018的整形电路既简单，又比555电路高频性能好的多，使对高频的测量不受影响。2.2分频电路分频电路将50MHz标频信号通过500MHz、50MHz、5MHz分频产生所需的闸门信号，其原理图如图2.2.1可控分频晶振500M分频50M分频5M分频CLKK图2.2.1分频电路原

7、理图进行500MHz分频后。其频率为：50MHz/500MHz=1/10=0.1Hz周期为10s,所以所显示的频率值是实际频率值的10倍。档位为*0.1，精度为0.1进行50MHz分频后。其频率为：50MHz/50MHz=1/1=1Hz周期为1s，所以所显示的频率值即是实际频率值。档位为*1，精度为1。进行5MHz分频后。其频率为：50MHz/5MHz=10Hz周期变为0.1s，所以所显示的频率值是实际频率值的1/10倍。档位为*10，精度为10。2.3计数电路计数电路对一个闸门信号中的被测信号脉冲个数进行计数，计数结果即为被测频率对所选用的时基（10s、1s、0

8、.1s）的