数字逻辑课件第4章

数字逻辑课件第4章

ID:5426443

大小:582.00 KB

页数:30页

时间:2017-11-12

数字逻辑课件第4章_第1页
数字逻辑课件第4章_第2页
数字逻辑课件第4章_第3页
数字逻辑课件第4章_第4页
数字逻辑课件第4章_第5页
资源描述:

《数字逻辑课件第4章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、3.3.3数字电路在物理实现中的五个问题1)输入限制问题以TTL与非门电路为例:当输入端A和B同时为高电平(1)时,输出端F为低电平(0)。这是一个两输入端的与非门,芯片一旦做好,输入端端口数目就确定了。在逻辑设计时,要考虑物理实现时的电路,这就有一个逻辑表达式/逻辑原理图受输入限制的问题,即扇入系数问题。扇入系数指物理电路输入端端口的最大数目,记为Ni。BAF(示意图)例:将函数用两输入与非门实现。解:共用13个两输入与非门,最长时间延时6个门。再解:门还是用13个,最长时间延时4个门。2)输出限制

2、问题门电路的输出端总会有负载,最经常的是驱动下一级同类型的门电路,如两个TTL门相接。BAF输出门电路BAF输入门电路当输出门的输出端为低电平时,电流由输入门的输入端流入输出门的T5晶体管,称为灌电流。当多个输入门输入端同时接在输出门的输出端时,会形成因各输入门R1电阻的并联,使得T5负载加大的状况。若不加以限制,会造成信号传递质量下降,甚至损坏前级输出电路。这种对负载的限制,可以用最大灌电流的数值定量给出,也可以用可以驱动多少同类型输入门的数量来给出,称之为扇出系数,记为NO。另外,还有一类输出,即

3、当F为高电平时,经T3和T4复合管向负载电阻输出电流,称为拉电流。在手册中会查到这个电流参数,设计时必须遵照执行。BAF3)集电极开路门的设计一般数字电路的输出端是不能够连接在一起的,否则会造成逻辑混乱,甚至损坏集成电路芯片。有一种输出结构允许将输出端连接在一起,并且完成一种逻辑运算,这就是集电极开路门(OC门)。简单讲:集电极开路门就是将前述与非门的T3和T4的电路取消,成为输出为集电极开路门的与非门BAF(示意图)负载电阻是外接的。“线与”逻辑功能输出端是集电极开路门的与非门逻辑符号集电极开路门的

4、作用:可以接较大的负载,即允许有较大的灌电流通过;可以进行输出电压的变换;可以多个输出连接在一起,实现线与的逻辑操作;……4)三态(3-State)门的设计在数字电路中使用的是二进制,有“1”和“0”两种状态。可以用电位的高低表示。实际应用中,人们还使用了第三种状态:高阻状态。即在门电路的的输出端,处于非“1”非“0”的全关断状态。BAF(示意图)C当C为低电位时,则T3、T4和T5都截止,输出F点对电源和地均呈高阻状态,其电位跟随其它相连电路的电位。与非三态门逻辑符号三态门的应用:……中央处理单元主

5、存储器I/O接口……地址总线数据总线控制总线系统总线5)逻辑电路的波形分析逻辑信号经电子线路从输入端到输出端会有延时。若这个延时不会影响逻辑关系,则可以用理想的波形图来进行逻辑分析。若这个延时会给系统带来不稳定,则可以用示意的波形图来进行延时分析。实际中的波形图需要用仪器观察记录。理想的波形图有延时示意的波形图:3.4组合电路中的竞争(Race)与险象(Hazard)前面对组合逻辑电路的分析与设计均是在理想条件下进行的,既没有考虑器件的延迟时间,也没有考虑种种原因引起的信号失真;只着眼于电路输入与输出

6、间的稳态的逻辑关系。现在,我们研究一下信号传递过程中出现的瞬态现象。在组合电路中,同一信号或同时变化的某些信号,经过不同路径到达某一点的时间有先有后,这种现象称为竞争。由于竞争而引起电路输出发生瞬间错误的现象称为险象(冒险)。表现为输出端出现了原设计中没有的窄脉冲,常称为“毛刺”。在组合电路中,“毛刺”不一定造成严重后果。但当组合逻辑与时序逻辑结合在一起时,险象就可能造成严重错误。竞争是逻辑电路正常工作时也会出现的现象,有竞争的地方不一定会出现险象,而险象一定是竞争的结果。引起错误输出的竞争称为临界竞

7、争;没产生错误输出的竞争称为非临界竞争。3.4.1竞争现象例:图示为两级与—或电路。ABC0100011110设:信号变化的边沿为0,每个门的延迟时间均为td,A=B=1,C从1→0,画波形。ABCFtd出现竞争、险象的电路图及时间图&&≥11ACBF3.4.2险象从上面的波形图可看出,由于临界竞争的存在,在输出端得到稳定输出之前,有一个短暂的错误输出(干扰),形成险象。险象分为静态险象和动态险象。一.静态险象在组合电路中,若输入信号变化前、后的稳态输出值相同,但在输出端产生一个“1”或“0”的窄脉冲

8、,这种险象称之为静态险象。按产生条件,静态险象又分为功能险象和逻辑险象。功能险象(1)K个输入信号同时发生变化(K>1)(2)变化的K个变量组合,对应在卡诺图上所占有的2K个方格中,必定既有1,又有0。(3)输入信号变化前、后的稳态输出值相同ABC0100011110例:上例电路的卡诺图如示,设A=1,BC同时从00→11。符合条件(2),B、C的四种组合使F的取值既有1,又有0。BC同时从00→11,有两个变化路径变量ABC组合变化顺序:100→110

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。