VHDL文本输入设计方法初步.ppt

《VHDL文本输入设计方法初步.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、VHDL文本输入设计方法初步为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意，不可用中文！5.4.1编辑输入并保存VHDL源文件新建一个设计文件使用文本输入方法设计，必须选择打开文本编辑器图5-13在文本编辑窗中输入VHDL文件并存盘建立文本编辑器对话框文本编辑窗用键盘输入设计文件：多路选择器存盘文件名必须取为：mux21a.vhd注意，要存在自己建立的文件夹中文件存盘后，关键词将改变颜色！否则文件名一定有错！5.4.2将当前设计设定为工程图5-14设定当前文件为工程首先点击这里然后选择此

2、项，将当前的原理图设计文件设置成工程最后注意此路径指向的改变注意，此路径指向当前的工程！首先选择这里器件系列选择窗，选择ACEX1K系列根据实验板上的目标器件型号选择，如选EP1K30注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来选择编译器编译窗选择VHDL文本编译版本号和排错图5-15设定VHDL编译版本号选择此项选择VHDL1993项选择此项消去这里的勾编译出错！选择VHDL文本编译版本号和排错图5-16确定设计文件中的错误打开错误提示窗错误所在错误所在改正错误完成编译！首先选择此项，为仿

3、真测试新建一个文件时序仿真选择波形编辑器文件从SNF文件中输入设计文件的信号节点点击“LIST”SNF文件中的信号节点用此键选择左窗中需要的信号进入右窗最后点击“OK”消去这里的勾，以便方便设置输入电平在Options菜单中消去网格对齐SnaptoGrid的选择(消去对勾)选择ENDTIME调整仿真时间区域。选择65微秒比较合适用此键改变仿真区域坐标到合适位置。点击‘1’，使拖黑的电平为高电平先点击‘b’，将其点为黑色然后先点击此处将弹出时钟周期设置窗设置输入信号‘b’的周期为800ns设置输入信号‘a’的

4、周期为2us仿真波形文件存盘！选择仿真器运行仿真器5.4.4时序仿真图5-17mux21a仿真波形引脚锁定可选择键8作为多路选择器的输入“s”选择实验电路结构图6可选择输出“y”的信号从扬声器输出信号a和b输入两个不同频率的时钟信号引脚对应情况多路选择器信号目标器件EP1K30TC144引脚号s27y99b126a56选择引脚锁定选项引脚窗此处输入信号名此处输入引脚名按键“ADD”即可注意引脚属性错误引脚名将无正确属性！再编译一次，将引脚信息进去选择编程器，准备将设计好的半加器文件下载到目器件中去编程窗在编

5、程窗打开的情况下选择下载方式设置选择此项下载方式下载（配置）成功！