计算机组成原理实验二.doc

《计算机组成原理实验二.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验题目：单片存储器实验实验目的：1.掌握存储器的连线，用法2.掌握存储器的读写操作实验要求：验证存储器的功能实验过程：1.建立工程文件:一、建立工程文件1.点击桌面Xilinx.ISE软件2.选择File/Project，输入“a”3.在Hierachy框中，，右击鼠标，选择Schematic,输入“a”二、添加实验模块1.在桌面下方选择Design栏，在Hierachy框中，点击鼠标，选择AddCopyofSource2.在D：/jan_lab_source中，选择alu_74181.vhd文件，点击打开

2、3.在桌面左下方选择Symbols栏，在Symbols框中，选择mem_256x8,three_state_buf模块，点击拖动到原理图中三、1.选择原理图编辑框左侧AddI/OMaker，在实验模块的所用引脚端口建立端口符号2.右击所用的符号端口，选择RenamePort，选择Renamethebranch，对端口符号进行重命名3.选择原理图编辑框左侧的Addwire，可在实验模块间划线四、修改用户约束条件1.在桌面左下方选择Design栏，在Hierachy框中，点击鼠标，选择AddCopeofsourc

3、e2.在D：/jan_lab_source中选择Myucf文件，点击打开3.在Hierachy框中，展开品字形符号栏，双击Myucf五、编译1.在桌面左下方选择Design栏，在Hierachy框中，选中所建立的a.Sch文件2.在Processes框中，双击GenerateProgramingFile，观察编译后的提示信息六、下载1.打开试验箱电源2.在桌面上选择开始/程序/Digilent/Adept3.点击Browse,选择C：/DocumentsandSettings/a/a.bit,点击打开4.点击

4、program，完成下载添加mem_256x8,three_state_buf实验模块，完成原理图设计,Clock端口命名为clk2.修改用户约束文件，建立端口名与实验箱上拨动开关及LED灯对应联系，注意数据排列时的高低位顺序3.编译，下载4.向存储器写入几个数据，然后读出验证是否正确，存储器模块中We是写信号，Outenab是读信号，CS是片选信号，均为高有效实验结果：