SERDES接口学习-打印版.doc

SERDES接口学习-打印版.doc

ID:56125332

大小:361.50 KB

页数:4页

时间:2020-06-20

SERDES接口学习-打印版.doc_第1页
SERDES接口学习-打印版.doc_第2页
SERDES接口学习-打印版.doc_第3页
SERDES接口学习-打印版.doc_第4页
资源描述:

《SERDES接口学习-打印版.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、SERDESSERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号,经过传输媒体(光缆或铜线),最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量,减少所需的传输信道和器件引脚数目,从而大大降低通信成本。SERializer/DESerializerTranslatesann-bitparallelbusintoadifferentialserialstreamRecei

2、vesadifferentialserialstreamandconvertsitbacktoann-bitparallelbusSerDestechnologysimplifiestransferringtheparalleldatabyeliminatingtheskewbetweentheparalleldatapathsandreducessystemcostbynarrowingthedatapath.SERDES10年SERDES技术最早应用于广域网(WAN)通信。国际上存在两种广域网标准:一种是SONET,主要通行于北美;另一种是SDH,主要通行于欧洲。这

3、两种广域网标准制订了不同层次的传输速率。目前万兆(OC-192)广域网已在欧美开始实行,中国大陆已升级到2.5千兆(OC-48)水平。SERDES技术支持的广域网构成了国际互联网络的骨干网。SERDES技术同样应用于局域网(LAN)通信。因为SERDES技术主要用来实现ISO模型的物理层,SERDES通常被称之为物理层(PHY)器件。以太网是世界上最流行的局域网,其数据传输速率不断演变。IEEE在2002年通过的万兆以太网标准,把局域网传输速率提高到了广域网的水平,并特意制订了提供局域网和广域网无缝联接的串行WANPHY。与此同时,SERDES技术也广泛应用于不断升级的

4、存储区域网(SAN),例如光纤信道。随着半导体技术的迅速发展,计算机的性能和应用取得了长足进步。可是,传统并行总线技术——PCI却跟不上处理器和存储器的进步而成为提高数据传输速率的瓶颈。新一代PCI标准PCIExpress正是为解决计算机IO瓶颈而提出的(见表1)。PCIExpress是一种基于SERDES的串行双向通信技术,数据传输速率为2.5G/通道(lane),可多达32通道(lane),支持芯片与芯片和背板与背板之间的通信。国际互联网络和信息技术的兴起促成了计算机和通信技术的交汇,而SERDES串行通信技术逐步取代传统并行总线正是这一交汇的具体体现。 SERDE

5、S系统的组成和设计基于SERDES的高速串行接口采用以下措施突破了传统并行I/O接口的数据传输瓶颈:一是采用差分信号传输代替单端信号传输,从而增强了抗噪声、抗干扰能力;二是采用时钟和数据恢复技术代替同时传输数据和时钟,从而解决了限制数据传输速率的信号时钟偏移问题。一个典型SERDES收发机由发送通道和接收通道组成(见图1):编码器、串行器、发送器以及时钟产生电路组成发送通道;解码器、解串器、接收器以及时钟恢复电路组成接收通道。顾名思义,编码器和解码器完成编码和解码功能,其中8B/10B、64B/66B和不规则编码(scrambling)是最常用的编码方案。串行器和解串器

6、负责从并行到串行和从串行到并行的转换。串行器需要时钟产生电路,时钟发生电路通常由锁相环(PLL)来实现。解串器需要时钟和数据恢复电路(CDR),时钟恢复电路通常也由锁相环来实现,但有多种实现形式如相位插植、过剩抽样等。发送器和接收器完成差分信号的发送和接收,其中LVDS和CML是最常用的两种差分信号标准。另外还有一些辅助电路也是必不可少的,例如环路(loopback)测试、内置误码率测试等等。通信标准制订了严格的性能指标以确保系统的可靠性和互用性。SERDES芯片的主要性能指标包括抖动产生、抖动容忍、抖动转移以及系统误码率(BER)等。抖动产生取决于时钟发生电路特别是压

7、控振荡器(VCO)的相位噪声;抖动容忍取决于时钟恢复电路容忍抖动的能力,而抖动转移是在用作中继器时必须满足的指标,同时取决于时钟发生和时钟恢复电路的性能。系统误码率(通常要求低于10-12)由时钟抖动性能、发送器信号幅度、接收器灵敏度以及链路信道特性共同决定。对于普通FR4印刷电路板而言,趋肤效应和介质损耗导致的码间(intersymbol)干扰是限制背板传输速率和距离的最主要因素。因此,信号均衡甚至自适应均衡技术正在成为SERDES芯片的核心技术。信号均衡技术可以在发送端实现,称之为预加重(pre-emphasis),也可以在接收端实现

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。