EDA实验7段显示译码器.doc

《EDA实验7段显示译码器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA实验报告一、实验目的设计一个7段数码显示译码器设计。二、实验仪器计算机一台，U盘一个，QuartusⅡ软件三、实验步骤1.新建一个文件夹YHY，打开QuartusⅡ软件，选择菜单File→New，在弹出的New对话框中选择DeviceDesignFile页的原理图文件编辑器输入项VHDLFile(如图一)，按OK按钮打开VHDL编辑器窗口。2.在VHDL编辑器窗口输入7段数码显示译码器的VHDL描述：IBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDECL7SISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO

2、0);LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));END;ARCHITECTUREONEOFDECL7SISBEGINPROCESS(A)BEGINCASEAISWHEN"0000"=>LED7S<="0111111";WHEN"0001"=>LED7S<="0000110";WHEN"0010"=>LED7S<="1011011";WHEN"0011"=>LED7S<="1001111";WHEN"0100"=>LED7S<="1100110";WHEN"0101"=>LED7S<="1101101";WHEN"0110"=>LED7S<="

3、1111101";WHEN"0111"=>LED7S<="0000111";WHEN"1000"=>LED7S<="1111111";WHEN"1001"=>LED7S<="1101111";WHEN"1010"=>LED7S<="1110111";WHEN"1011"=>LED7S<="1111100";WHEN"1100"=>LED7S<="0111001";WHEN"1101"=>LED7S<="1011110";WHEN"1110"=>LED7S<="1111001";WHEN"1111"=>LED7S<="1110001";WHENOTHERS=>NULL;END

4、CASE;ENDPROCESS;END;3.编译并运行，观察其波形输出（如下图）。4.打开File→Create/Update→CreateSymbolfilesforcurrentfile(如下图)。5.打开FILE——NEW，新建一个BLOCKDIAGRAM/SCHEMATICFILE文件，单击SYMBOLTOOL按钮，在弹出的对话框中选中PROJECT下的ADDER8，即调出其原理图（如下图所示）。7段数码显示译码器原理图四、实验分析与总结1.根据7段数码显示译码器的波形图知，实验结果正确，设计成功。2.通过此次实验，进一步熟悉了7段数码显示译码器的VHDL描述方法。

5、对VHDL的使用有了更深入的了解。