中大2017数字逻辑电路作业2.doc

《中大2017数字逻辑电路作业2.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《数字电路与逻辑设计》作业2一．填空题：1.基本RS触发器，当R0，S0都接高电平时，该触发器具有_______________功能。2.基本RS触发器使用时不允许同时为_____________，即必须满足_____________的条件，这个条件也称为基本RS触发器输入信号的约束条件。3.按逻辑功能来划分，触发器可分为RS触发器，______________触发器，______________触发器和T触发器等四种类型。4.每个触发器可记录___________位二进制码，因为它有___________个稳定态。5.三态门有三

2、种输出状态_____________、_____________和____________，分别代表三种不同的逻辑值。6.欲使JK触发器按工作，则J.K触发器输入端J=K=_________，或J=_________，K=__________。7.构造一个模10同步加1计数器，至少需要_________个触发器。8.时序逻辑电路按其状态改变是否受统一定时信号控制，可将其分为________________和________________两种类型。9.根据计数过程中数字增减规律的不同，计数器可以分为___________计数器、_

3、___________计数器和____________计数器。10.一个五位二进制加法器，由00000状态开始，向经过35个输入脉冲后，此计数器的状态为_________________________。11.一个存储容量为1K×8的存储器，能存________位二进制数。12.设一片RAM芯片的容量为1024×4，扩展为4096×8，求计算机片数_____。13.一个同步时序逻辑电路可用__________________、__________________和__________________三组函数表达式描述。14.某存储

4、芯片的容量为64K×16，则其地址线和数据线分别为_________条和__________条。二．下图所示JK触发器电路上，加入周期性的时钟脉冲，设Q的初始状态为0，试画出各触发器Q端的波形。1JKJKCPCP一．设触发器的初始状态为0，已知时钟脉冲CP及A,B端的波形如图所示，画出Q端波形，设Q的初态为0。JK&A123456CPBCPABQ四.根据下图所示的电路和波形，画出Q端波形。D⊕ACPBCPABQ五.分析下图所示电路的功能。FCP一1保持203JK触发器D型触发器41两5输出高电平输出低电平高阻状态61748同步时序

5、逻辑电路异步时序逻辑电路9增1计数器减1计数器可逆计数器1000011118K12输入函数表达式状态方程表达式激励函数表达式131616二CPCPQ1Q2三。123456CPABQ四．CPABQ五。F00000101111111010000101111111010000000011有效状态无效状态010101000001011111110100功能说明：它是3位扭环形计数器，有效状态6个，无效状态3个。