电子技术基础第7章 组合逻辑电路课件.ppt

电子技术基础第7章 组合逻辑电路课件.ppt

ID:56931062

大小:389.00 KB

页数:23页

时间:2020-07-21

电子技术基础第7章 组合逻辑电路课件.ppt_第1页
电子技术基础第7章 组合逻辑电路课件.ppt_第2页
电子技术基础第7章 组合逻辑电路课件.ppt_第3页
电子技术基础第7章 组合逻辑电路课件.ppt_第4页
电子技术基础第7章 组合逻辑电路课件.ppt_第5页
资源描述:

《电子技术基础第7章 组合逻辑电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第7章组合逻辑电路7.1组合逻辑电路概述组合逻辑电路是指:在任何时刻,电路的输出状态取决于电路的输入状态,与原来的状态无关,即电路无记忆功能。组合逻辑电路主要由门电路组成,无记忆单元,也没有反馈回路。组合逻辑电路的功能描述方式主要有4种:(1)逻辑电路图。(2)逻辑表达式。(3)逻辑功能图。(4)波形图。7.2组合逻辑电路的分析与设计7.2.1组合逻辑电路的分析所谓组合逻辑电路的分析,就是确定逻辑电路输出和输入之间的逻辑关系。分析过程一般按下列步骤进行:(1)根据给定的逻辑电路,从输入端开始,逐级推导出输出端的逻辑函数表达式。(2)化简逻辑函数,列出最简表达式。(3

2、)根据最简函数表达式列出真值表。(4)用文字概括出电路的逻辑功能。7.2组合逻辑电路的分析与设计7.2.1组合逻辑电路的分析7.2组合逻辑电路的分析与设计7.2.2组合逻辑电路的设计组合逻辑电路设计的目的是根据具体功能要求设计最佳逻辑电路。组合逻辑电路的设计步骤如下:(1)根据设计要求确定输入、输出变量的个数,并进行逻辑抽象(即确定0和1代表的含义),列出真值表。(2)根据真值表列出函数表达式。(3)进行化简,求出最简表达式。(4)按照最简逻辑表达式,画出相应的逻辑图。7.2组合逻辑电路的分析与设计7.2.2组合逻辑电路的设计组合逻辑电路设计的目的是根据具体功能要

3、求设计最佳逻辑电路。组合逻辑电路的设计步骤如下:(1)根据设计要求确定输入、输出变量的个数,并进行逻辑抽象(即确定0和1代表的含义),列出真值表。(2)根据真值表列出函数表达式。(3)进行化简,求出最简表达式。(4)按照最简逻辑表达式,画出相应的逻辑图。7.3常用的组合逻辑电路7.3.1编码器在数字系统里,为区分一系列不同的事物,将其中的每个事物用一个二进制代码表示。把二进制码按一定的规律编排,使每组代码具有一定的含义,这个过程称为编码。具有编码功能的逻辑电路称为编码器。编码器按照输出代码种类不同可分为二进制编码器和非二进制编码器。编码器按照编码方式不同可分为普通

4、编码器和优先编码器。1.普通编码器普通编码器任何时刻只允许输入一个编码信号,否则输出将发生混乱。例7.3设计一个4线-2线的编码器。7.3常用的组合逻辑电路7.3.1编码器2.优先编码器优先编码器与普通编码器的主要区别在于:任意时刻可以有多个输入,但只对优先级高的输入优先响应。优先编码器的输入与输出之间的关系不必遵循普通编码器的输入与输出必须满足2n=y关系,其中n为输入个数,y为输出个数。例7.4设计医院优先照顾重患者的呼唤电路。医院有1、2、3、4四间病室,患者按病情由重至轻依次住进1~4号病室。每室装有呼唤按钮,值班室里对应的四个灯为L1、L2、L3、L4,呼

5、唤按钮优先级别由高到低依次为1、2、3、4。设计实现上述功能的逻辑电路。7.3常用的组合逻辑电路7.3.2译码器译码器是编码器的逆过程,即特定的一组输入,会有一个确定输出。若译码器有n个输入,N个输出,则应满足2n≥N。按照其输入与输出的关系,可以把译码器分为全译码器和部分译码器。1.全译码器全译码器的输入和输出满足N=2n,当输入n=2时,输出为4个,满足22=4;当输入为3时,译码器输出为8,满足23=8,全译码器可以译出输入变量的全部状态,所以也称之为二进制译码器。例7.5设计一个2线-4线全译码器。7.3常用的组合逻辑电路7.3.2译码器2.部分译码器假设译

6、码器有n个输入信号和N个输出信号,如果N<2n,称为部分译码器。二十进制译码器是将BCD码的10种代码译成对应于十进制数0-9的10个高、低电平信号的电路。二-十进制译码器输入有4个变量,分别为,输出为10个变量。为部分译码器。7.3常用的组合逻辑电路7.3.2译码器3.显示译码器常用的数字显示器件包括半导体数码管、荧光数码房、辉光数码管和液晶数码管等多种显示器件。其显示字形的方式包括分段式显示、字形重叠式显示和点阵式显示等。目前使用比较广泛、成本较低的显示器件为由发光二极管构成的七段数字显示器。(1)七段数字显示器原理7.3常用的组合逻辑电路7.3.2译码器3.显

7、示译码器(2)集成译码器常用的集成译码器集成器件包括七段显示译码器74LS48、74LS47等。7.3常用的组合逻辑电路7.3.3数据选择器数据选择器是根据地址码从多路输入数据中选择一路,送至输出。从而实现并行数据的串行输出。为了能在输出的信号中区分数据,必须通过特定的输入选择端进行区分。常用的数据选择器有4选1、8选1、16选1等多种类型。7.3常用的组合逻辑电路7.3.3数据选择器1.4选1数据选择器7.3常用的组合逻辑电路7.3.3数据选择器2.集成数据选择器74LS151是一种典型集成8选1数据选择器。7.3常用的组合逻辑电路7.3.3数据选择器2.集成

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。