VHDL语言组合逻辑电路设计课件.ppt

《VHDL语言组合逻辑电路设计课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第9讲VHDL语言组合逻辑电路设计电子设计自动化技术一、逻辑门电路设计例1：用数据流描述方式设计一个4输入“与或非”逻辑门LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYyhf4ISPORT(A,B,C,D:INSTD_LOGIC;Y:OUTSTD_LOGIC);ENDyhf4;ARCHITECTUREdata_flowOFyhf4ISBEGINY<=NOT((AANDB)OR(CANDD));ENDdata_flow;请画出电路图例2：设计一双向8位总线驱动器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;E

2、NTITYqd8ISPORT(A,B:INOUTSTD_LOGIC_VECTOR(7DOWNTO0);EN,DIR:INSTD_LOGIC);ENDqd8;ARCHITECTUREbehaviorOFqd8ISSIGNALAOUT,BOUT:STD_LOGIC_VECTOR(7DOWNTO0);BEGINAB:PROCESS(A,EN,DIR)IF((EN=‘0’)AND(DIR=‘1’)THENBOUT<=A;ELSEBOUT<=“ZZZZZZZZ”;ENDIF;B<=BOUT;ENDPROCESSAB;为什么定义信号？BA:PROCESS(B,EN,DIR)IF((EN=‘0’

3、)AND(DIR=‘0’)THENAOUT<=B;ELSEAOUT<=“ZZZZZZZZ”;ENDIF;ENDPROCESSBA;A<=AOUTENDbehavior;例2：设计一双向8位总线驱动器二编码器设计例1：设计8－3优先权编码器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYbmq83ISPORT(D:INSTD_LOGIC_VECOR(7DOWNTO0);Y:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDbmq83;ARCHITECTUREbehaviorOFbmq83ISBEGINPROCESS(D)BE

4、GINIFD(7)=‘0’THENY<=“000”;ELSIFD(6)=‘0’THENY<=“001”;ELSIFD(5)=‘0’THENY<=“010”;ELSIFD(4)=‘0’THENY<=“011”;ELSIFD(3)=‘0’THENY<=“100”;ELSIFD(2)=‘0’THENY<=“101”;ELSIFD(1)=‘0’THENY<=“110”;ELSIFD(0)=‘0’THENY<=“111”;ELSY<=“XXX”;ENDPROCESS;ENDbehavior;该描述具有优先级三译码器设计例1：设计3－8线译码器LIBRARYIEEE;USEIEEE.STD_L

5、OGIC_1164.ALL;ENTITYymq83ISPORT(A,B,C:INSTD_LOGIC;Y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDymq83;请注意数据类型的声明ARCHITECTUREbehaviorOFymq83ISSIGNALINDATA:STD_LOGIC_VECTOR(2DOWNTO0);BEGININDATA<=C&B&A;PROCESS(INDATA)BEGINCASEINDATAISWHEN“000”=>Y<=“11111110”;WHEN“001”=>Y<=“11111101”;WHEN“010”=>Y<=“1111101

6、1”;WHEN“011”=>Y<=“11110111”;WHEN“100”=>Y<=“11101111”;WHEN“101”=>Y<=“11011111”;WHEN“110”=>Y<=“10111111”;WHEN“111”=>Y<=“01111111”;WHENOTHERS=>Y<=“XXXXXXXX”;ENDCASE;ENDPROCESS;ENDbehavior;该描述不具有优先级例：设计3

7、8线译码器译码器设计四、运算器设计例1：设计4位二进制加法器数据类型必须一致才能赋值LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_L

8、OGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYjfq4ISPORT(a,b:INSTD_LOGIC_VECOR(3DOWNTO0);sum:OUTSTD_LOGIC_VECTOR(4DOWNTO0));ENDjfq4;ARCHITECTUREbehaviorOFjfq4ISBEGINPROCESS(a,b)BEGINsum<=(‘0’&a)+(‘0’&b);ENDPROCESS;ENDbehavior;例2：设