数字逻辑电路与系统设计 第3章 组合逻辑电路课件.ppt

《数字逻辑电路与系统设计 第3章 组合逻辑电路课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章组合逻辑电路组合逻辑电路:电路在任一时刻的输出状态仅由该时刻的输入信号决定,与电路在此信号输入之前的状态无关.3.2组合逻辑电路的分析3.2.1分析方法分析步骤:(1)根据逻辑电路图,写出输出逻辑函数表达式;(2)根据逻辑表达式,列出真值表;(3)由真值表或表达式分析电路功能.例:分析下图所示逻辑电路F=P2+P3+P4P2=A·P1P3=B·P1P4=C·P1P1=ABC=(A+B+C)·ABC真值表:ABCF000100100100011000010101001111逻辑功能:一致电路=ABC+AB

2、CP1P2P3P4&ABCF&&&≥1思考题：试分析以下逻辑电路的逻辑功能&=111ABCFP1P2P3P4P5三变量奇校验电路问：如何改成偶校验电路3.3组合逻辑电路设计一般步骤:(1)由实际逻辑问题列出真值表;(2)由真值表写出逻辑表达式;(3)化简、变换输出逻辑表达式；(4)画出逻辑图。例:试用与非门设计一个三变量表决电路,表决规则为少数服从多数.解:(1)列真值表设:由A、B、C表示三个输入变量，F表示表决结果。并设A、B、C为1表示赞成，为0表示反对；F为1表示表决通过，为0表示不通过。ABCF00

3、0000100100011100010111011111(2)化简、求最简函数表达式ABC01000111101111F=AB+AC+BC=AB·AC·BC(3)画出电路图ABCF&&&&例设计一个两位二进制数比较器。解设被比较的数分别为A=A1A0,B=B1B0;比较的结果为:A1A0>B1B0时，输出F1=1；A1A0=B1B0时，输出F2=1；A1A0

4、1000110100100011001101100101001001100100010101011011000110001111010001110011111010画卡诺图化简：A1A0B1B00001111000011110111111F1F1=A1B1+A1A0B0+A0B1B0A1A0B1B000011110000111101111F2F2=A1A0B1B0+A1A0B1B0+A1A0B1B0+A1A0B1B0A1A0B1B00001111000011110111111F3F3=A1B1+A1A0B0+

5、A0B1B0按F1、F2和F3表达式可方便地用门电路实现比较器的逻辑功能。3.4组合逻辑电路中的冒险前面分析组合逻辑电路时，没有考虑门电路的延迟时间对电路的影响。实际上，由于门电路延迟时间的关系，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。产生冒险的原因以例说明≥11AF=A+A=1理想情况AAF实际情况造成冒险的原因是由于A和A到达或门的时间不同。再举一例ACB1&&≥1ACBCF=AC+BCABCCACBCF毛刺产生冒险的原因之一：电路存在由非门产生的互补信号，且互补信号的状态发生变化时有可

6、能出现冒险现象。(分析中略去与门和或门的延时）消去冒险的方法1.发现并消去互补变量例如：F=(A+B)(A+C)在B=C=0时，F=AA.若直接根据这个逻辑表达式组成电路，就可能出现冒险。2.增加乘积项例如：F=AC+BC,当A=B=1时，F=C+C.若直接根据这个逻辑表达式组成电路，就可能出现冒险。将上式写成：F=AC+AB+BC,已将AA去掉，则不会出现冒险。3.输出端并联电容器如果逻辑电路在较慢速度下工作，为了消去冒险，可以在输出端并联一电容，其容量在4~20pF之间，该电容和门的输出电阻构成RC低通网

7、络，对窄脉冲起平滑作用。将上式写成：F=AC+BC+AB,这样，当A=B=1时，不会出现F=C+C,所以C状态的变化，不会影响输出。3.5可编程逻辑器件和VHDL概述利用可编程逻辑器件（PLD，ProgrammableLogicDevice）来实现电路的设计硬件描述语言（HDL，HardwareDescriptionLanguage）就是可以描述硬件电路的功能VHDL是应用最为广泛的国际标准电子设计语言3.5.1VHDL基本结构硬件描述语言的基本格式包括两个要素输入、输出的定义（即输入、输出说明）对输出如何响

8、应输入的定义（工作原理）对应逻辑符号的描述部分：实体（Entity）对应逻辑关系的说明部分：结构体(Architecture)以二输入与门为例：1ENTITYand_gateIS2PORT(a,b:INBIT;3y:OUTBIT);4ENDand_gate;5ARCHITECTURErtlOFand_gateIS6BEGIN7y<=aANDb;8ENDrtl;ENTITY实体名ISPORT（端口名：