电子技术基础(数字部分 第五版 康华光)华中科大课件第四章第5节.ppt

《电子技术基础(数字部分 第五版 康华光)华中科大课件第四章第5节.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、一、数字电路的发展与可编程器件的出现概述集成度：高效、低耗、高精度、高稳定、智能化。VLSICLSICSSICMSIC4.5组合可编程逻辑器件专用型：ASIC（ApplicationSpecificIntegratelCircuit)逻辑功能：通用型：54/74系列、74HC系列、74HCT系列等随系统规模扩大：焊点多，可靠性下降功耗增加、成本升高占用空间扩大要承担设计风险、周期长、成本高可编程器件(PLD:ProgrammableLogicDevice）系统设计师们希望自己设计ASIC芯片，缩短设计周期，能在实

2、验室设计好后，立即投入实际应用。VLSIC二、PLD的发展态势向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低向高集成度、高速度方向发展集成度已达到400万门以上向数、模混合可编程方向发展向内嵌多种功能模块方向发展RAM，ROM，DSP，CPU等PROMPLAPALGAL低密度可编程逻辑器件（LDPLD）EPLDCPLDFPGA高密度可编程逻辑器件（HDPLD）可编程逻辑器件（PLD）1、按集成密度划分为三、可编程逻辑器件的分类4.5.1PLD的结构、表示方法与门阵列或门阵列乘积项和项PLD主体

3、输入电路输入信号互补输入输出电路输出函数反馈输入信号可由或阵列直接输出，构成组合输出；通过寄存器输出，构成时序方式输出。1、PLD的基本结构与门阵列或门阵列乘积项和项互补输入2.PLD的逻辑符号表示方法(1)连接的方式(2)基本门电路的表示方式F1=A•B•C与门或门ABCDF1ABC&LABC≥1LDF1=A+B+C+D三态输出缓冲器输出恒等于0的与门输出为1的与门输入缓冲器(3)编程连接技术PLD表示的与门熔丝工艺的与门原理图L=A•B•CVCC+(5V)R3kWLD1D2D3ABC高电平A、B、C有一个输入

4、低电平0VA、B、C三个都输入高电平+5V5V0V5V低电平5V5V5VL=A·B·CLVCCABCDLVCCABCDL=AB连接连接连接断开A、B、C中有一个为0A、B、C都为1输出为0；输出为1。L=AC断开连接连接断开L=ABCXX器件的开关状态不同,电路实现逻辑函数也就不同101111(4)浮栅MOS管开关用不同的浮栅MOS管连接的PLD，编程信息的擦除方法也不同。SIMOS管连接的PLD，采用紫外光照射擦除；FlotoxMOS管和快闪叠栅MOS管，采用电擦除方法。浮栅MOS管叠栅注入MOS(SIMOS)

5、管浮栅隧道氧化层MOS(FlotoxMOS)管快闪(Flash)叠栅MOS管当浮栅上带有负电荷时，使得MOS管的开启电压变高，如果给控制栅加上VT1控制电压，MOS管仍处于截止状态。当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压，MOS管导通。a.叠栅注入MOS(SIMOS)管25V25VGND5V5VGNDiDVT1VT2vGS浮栅无电子O编程前iDVT1VT2vGS浮栅无电子浮栅有电子O编程前编程后5V5VGND5V5VGND导通截止若要擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。L=B

6、•C连接连接断开断开连接连接断开断开1111浮栅延长区与漏区N+之间的交叠处有一个厚度约为80A(埃)的薄绝缘层——遂道区。当遂道区的电场强度大到一定程度，使漏区与浮栅间出现导电遂道，形成电流将浮栅电荷泄放掉。遂道MOS管是用电擦除的，擦除速度快。b.浮栅隧道氧化层MOS(FlotoxMOS)管结构特点:1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的；2.浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。c.快闪叠栅MOS管开关（FlashMemory)（

7、自学）特点：结构简单、集成度高、编程可靠、擦除快捷。PLD中的三种与、或阵列与阵列、或阵列均可编程(PLA)与阵列固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等)三种与、或阵列有什么应用特点？输出函数为最小项表达式输出函数的乘积项数不可变每个乘积项所含变量数可变输出函数的乘积项数可变每个乘积项所含变量数可变4.5.2组合逻辑电路的PLD实现例1由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。写出该电路的逻辑表达式：AnBnCnAnBnAnCnBnCn全加器An

8、BnCnAnBnCnAnBnCn试写出该电路的逻辑表达式。4.6用VerilogHDL描述组合逻辑电路用VerilogHDL描述组合逻辑电路有三种不同抽象级别：组合逻辑电路的门级描述、组合逻辑电路的数据流描述、组合逻辑电路的行为级描述。VerilogHDL描述的电路就是该电路的VerilogHDL模型。行为描述方式：一般使用下述语句描述，可以对组合、时序逻辑电路建模。1）