第六章 时序逻辑电路ppt课件.ppt

第六章 时序逻辑电路ppt课件.ppt

ID:58678973

大小:1.91 MB

页数:50页

时间:2020-10-05

第六章 时序逻辑电路ppt课件.ppt_第1页
第六章 时序逻辑电路ppt课件.ppt_第2页
第六章 时序逻辑电路ppt课件.ppt_第3页
第六章 时序逻辑电路ppt课件.ppt_第4页
第六章 时序逻辑电路ppt课件.ppt_第5页
资源描述:

《第六章 时序逻辑电路ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第六章时序逻辑电路6.3若干常用的时序逻辑电路6.1概述6.2时序逻辑电路的分析方法7/30/20211复习触发器按触发方式分类?各自特点?触发器按逻辑功能分类?各自功能表?7/30/20212定义:时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入,而且还取决于电路的原来状态。电路构成:存储电路(主要是触发器,必不可少)组合逻辑电路(可选)。时序逻辑电路的状态是由存储电路来记忆和表示的。时序逻辑电路时序逻辑电路的结构框图7/30/20213图6.1.1串行加法器电路串行加法:是指在将两个多位数相加时,采用从低位到高位逐位相加的方式完成相加

2、运算。7/30/20214图6.1.2时序逻辑电路的结构框图向量函数形式:输出方程:Y=F[X,Q]驱动方程:Z=G[X,Q]状态方程:Qn+1=H[Z,Qn]7/30/20215按各触发器接受时钟信号的不同分类:同步时序电路:各触发器状态的变化都在同一时钟信号作用下同时发生。异步时序电路:各触发器状态的变化不是同步发生的,可能有一部分电路有公共的时钟信号,也可能完全没有公共的时钟信号。本章内容提要:时序逻辑电路基本概念、时序逻辑电路的一般分析方法;异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理;重点介绍几种中规模集成器件及其应用

3、、介绍基于功能块分析中规模时序逻辑电路的方法。7/30/202166.2时序逻辑电路的分析方法一般按如下步骤进行:1)从给定的逻辑图中写出每个触发器的驱动方程。2)把得到的驱动方程代入相应触发器的特性方程,得状态方程。3)根据逻辑图写出电路的输出方程。6.2.1同步时序逻辑电路分析方法分析一个时序逻辑电路,就是要找出给定时序逻辑电路的逻辑功能。7/30/20217【例6.2.1】试分析6.2.1时序逻辑电路的逻辑功能,写出它的驱动方程,状态方程和输出方程。FF1、FF2和FF3是三个主从结构的TTL触发器,下降沿动作,输入端悬空时和逻辑1状

4、态等效。6.2.1图7/30/20218驱动方程状态方程输出方程J1=(Q2Q3)’K1=1J2=Q1K2=(Q1’Q3’)’J3=Q1Q2K3=Q2Q1N+1=(Q2Q3)’Q1’Q2N+1=Q1Q2’+Q1’Q3’Q2Q3N+1=Q1Q2Q3’+Q2’Q3Y=Q2Q37/30/202196.2.2时序逻辑电路的状态转换表,状态转换图和时序图一、状态转换表若将任何一组输入变量及电路初态的取值代入状态方程,即可算处电路的次态和现态下的输出值;以得到的次态做为新的初态,和这时的输入变量取值一起再代入状态方程和输出方程进行计算,又得到一组新的次

5、态和输出值.如此继续下去,把全部的计算结果列成真值表的形式,就得到状态转换表.7/30/202110例6.2.2试列出图6.2.1电路的状态转换表。Y=Q2Q3Q3Q2Q1Q3n+1Q2n+1Q1n+1Y00000100010100010011001110001001010101110011000011110001Q1N+1=(Q2Q3)’Q1’Q2N+1=Q1Q2’+Q1’Q3’Q2Q3N+1=Q1Q2Q3’+Q2’Q37/30/202111二、状态转换图图6.2.2 图6.2.1电路的状态转换图由此可见,上电路是一个七进制计数器。7/3

6、0/202112三、时序图图6.2.3图6.2.1电路的时序图7/30/202113例5.2.3分析图5.2.4时序逻辑电路图的逻辑功能,写出电路的驱动方程,状态方程和输出方程,画出电路的状态转换图.图6.2.4例6.2.3的时序逻辑电路7/30/202114解:首先从给的电路图写出驱动方程D1=Q1’D2=AQ1Q2将式(6.2.5)带入D触发器的特性方程,得到电路的状态方程Q1n+1=D1’=Q1Q2n+1=D2=AQ1Q2从图6.2.4的电路图写出输出方程为Y=A’Q1Q2+A’Q1’Q27/30/202115图6.2.5图6.2.4

7、电路的状态转换图7/30/2021166.3若干常用的时序逻辑电路6.3.1寄存器和移位寄存器一、寄存器寄存器用于寄存一组二值代码,一个触发器能存储一位二值代码,所以用n个触发器组成的寄存器能储存一组n位二值代码。图6-3-1所示是由边沿D触发器组成的4位寄存器74LS175的逻辑电路图,其输出状态仅取决于CP上升沿到达时刻的输入状态。7/30/202117图6.3.174LS75的逻辑图 图6.3.274LS75的逻辑图7/30/202118图6.3.3CC4076的逻辑图7/30/202119二、移位寄存器移位寄存器不但具有寄存器的功能

8、——可以暂存数码,还可以在移位脉冲的作用下数码依次左移或右移。无论左移还是右移都是相对于电路结构而言的。图6-3-4所示为由4个边沿D触发器组成的移位寄存器。7/30/2021

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。