第六章时序逻辑电路ppt课件.ppt

《第六章时序逻辑电路ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、例1分析如图所示异步电路1.写出电路方程式①时钟方程②输出方程③激励方程CP0=CLK④求电路状态方程CP1=Q0二.异步时序逻辑电路的分析举例CP0CP12.列状态表1100111000011100100011Q1nQ0nCP1CP0Q1n+1Q0n+1Z此电路无输入信号;又增加CP0、CP1的状态输出方程：Z=Q1Q0状态方程：0011113.画状态图根据状态图画出时序图（考虑了触发器的传输延迟时间）4.逻辑功能分析该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。例2分析如图所示异步时序逻辑电路.状态方程时钟方程解(1)列出各逻辑方程组(2)列出状态

2、表110100010110100100001111010100000111011101001110110001010001100001000001cp0cp1cp2（CP=0表示无时钟下降沿，CP=1表示有时钟下降沿）此电路无输入量，亦无输出量有效状态无效状态电路具有自启动能力电路是一个异步五进制加计数电路。(4)逻辑功能分析(3)画出状态图6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程,其任务：给定电路逻辑功能，设计出能实现该逻辑功能的时序电路。6.3.1设计同步时序逻辑电路的一般步骤(1)根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简

3、-----合并等价状态；根据原始状态图建立原始状态表。表示出电路的输入、输出变量，以及电路应当包括的状态、状态之间的转换及转换条件画出原始状态图——等价状态：输入相同的情况下输出相同、次态也相同S0S1S2S30/01/11/00/00/01/11/00/0输入X=0时0/00/0输入X=1时1/11/1S3,S2等价S0S1S21/00/01/00/01/10/0(5)状态编码（状态分配）；(4)选择触发器的类型(8)画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。(3)根据状态数确定触发器的个数假设电路中共有M个状态，总共需要的触发器数目n应满足2n

4、-1

5、04001011003110001002010010001100000000次态现态计数脉冲CP的顺序(2)确定激励方程组0000000100011110011010100010110001001000激励信号D3、D2、D1、D0是触发器现态的函数D3、D2、D1、D0、是触发器现态还是次态的函数？画出各触发器激励信号的卡诺图0000000110××××××D3Qn1Qn3Qn2Qn0(3)画出逻辑图画出完全状态图电路具有自启动能力检查自启动能力例2:设计一个串行数据检测器。电路的输入信号A是与时钟脉冲同步的串行数据。输出信号为Y；要求电路在A信号输入出现110序列

6、时，输出信号Y为1，否则为0。a——初始状态;b——A输入1后;c——A输入11后;d——A输入110后。2.）定义每个电路状态的含义；1.）确定输入、输出变量:输入变量：A状态数：4个输出变量：Y解:(1)根据给定的逻辑功能建立原始状态图和原始状态表2.状态化简列出原始状态转换表现态次态/输出A=0A=1aa/0b/0ba/0c/0cd/1c/0da/0b/0现态次态／输出A=0A=1aa/0b/0ba/0c/0ca/1c/0abc0/01/00/01/01/00/1画出原始状态转换图abdc1/01/00/10/01/00/00/01/04、状态分配（编码）令a=

7、00，b=01，c=11，3、选择触发器的个数、类型触发器个数:两个。abc0/01/00/01/01/00/1类型：采用对CP下降沿敏感的JK触发器。现态次态／输出A=0A=1aa/0b/0ba/0c/0ca/1c/0状态编码a=00，b=01，c=11，现态Q1Q0Q1n+1Q0n+1／YA=0A=10000/001/00100/011/01100/111/05.求激励方程和输出方程现态Q1Q0Q1n+1Q0n+1／YA=0A=10000/001/00100/011/01100/111/0J=XK=1J=1K=XJ=XK=0J=0K=X0××00