数字电路与逻辑设计 第7章 半导体储存器和可编程逻辑器件ppt课件.ppt

《数字电路与逻辑设计 第7章 半导体储存器和可编程逻辑器件ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第7章　半导体存储器和可编程逻辑器件7.1半导体存储器存储器的存储媒介有多种，应用范围也非常广泛。软磁盘磁带硬盘内存条光盘优盘数码相机用SM卡7.1.1概　述7.1.1.1半导体存储器的特点与应用7.1.1.2半导体存储器的分类7.1.1.3半导体存储器的主要技术指标7.1.1.1半导体存储器的特点与应用半导体存储器是用半导体器件来存储二值信息的大规模集成电路。集成度高、体积小、可靠性高、价格低、外围电路简单且易于接口、便于自动化批量生产。半导体存储器主要用于电子计算机和某些数字系统，存放程序、数据、资料等。7.1.1.2半导体存储器的分类

2、１．按制造工艺分类：双极型：工作速度快、功耗大、价格较高。MOS型：集成度高、功耗小、工艺简单、价格低。２．按存取方式分类：顺序存取存储器(SAM)：如先入先出型和先入后出型。随机存取存储器(RAM)：包括静态存储器(SRAM)和动态存储器(DRAM)。只读存储器(ROM)：包括固定ROM、可编程ROM。可编程ROM又可分为PROM、EPROM、EEPROM和快闪存储器（FLASH　Memory）。１．存储容量存储器包含基本存储单元的总数。一个基本存储单元能存储１位(Bit)的信息，即一个0或一个1。存储器的读写操作是以字为单位的，每一个

3、字可包含多个位。例如：字数：字长：每次可以读(写)二值码的个数总容量２．存取时间反映存储器的工作速度，通常用读(或写)周期来描述。7.1.1.3半导体存储器的主要技术指标7.１.2顺序存取存储器（SAM）7.1.2.1动态CMOS反相器7.1.2.2动态CMOS移存单元7.1.2.3动态移存器和顺序存取存储器SequentialAccessMemory7.1.2.1动态CMOS反相器由传输门和CMOS反相器组成。电路中T1、T2栅极的寄生电容C是存储信息的主要“元件”。２．MOS管栅电容C的暂存作用栅电容C充电迅速，放电缓慢，因此可以暂存输

4、入信息。若每隔一定时间对C补充一次电荷，使信号得到“再生”，可长期保持C上的1信号，这一操作过程通常称为“刷新”。CP的周期不能太长，一般应小于１ms。１．电路结构图7-2-1动态CMOS反相器vI+–TG1CPCRVDDT2T1vOCP•+–7.1.2.2动态CMOS移存单元动态CMOS移存单元由两个动态CMOS反相器串接而成。当CP=1时，主动态反相器接收信息，从动态反相器保持原存信息；CP=0时，主动态反相器保持原存信息，从动态反相器随主动态反相器变化。每经过一个CP，数据向右移动一位。主从1位ITG1CPC1VDDT2T1OCPTG

5、2CPC2VDDT4T3CP图7-2-2动态CMOS移存单元7.1.2.3动态移存器和顺序存取存储器１．动态移存器动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器(SAM)。由于需要读出的数据必须在CP的推动下，逐位移动到输出端才可读出，所以存取时间较长，位数越多，最大存取时间越长。0121023···串入串出CPCP1位动态移存单元图7-2-31024位动态移存器示意图(1)循环刷新片选端为0。只要不断电，信息可在动态中长期保存。(2)边写边读片选端为1，写/循环为1，且读控制端也为1。(3)只读不写，数据刷新片选端

6、为1，写/循环为0，读控制端为1。２．先入先出(FIFO)型SAM特点：每次对外读(或写)一个并行的８位数据，即一个字。SAM中的数据字只能按“先入先出”的原则顺序读出。逻辑图图7-2-5m×4位FILO型SAMI/O控制电路1ENQ0Qm-1•••m位双向移存器SL/SRCPG2G1I/O0R/WCPENENI/O3EN111Q0Qm-1•••m位双向移存器SL/SRCP●······３．先入后出(FILO)型SAM写操作：移存器执行右移操作，由I/O端最先送入的数据存于各移存器的最右端。读操作：移存器执行左移操作，存于各移存器最左端的数

7、据最先由I/O端读出。&≥1&G20G301024位动态移存器CPCP&O0G40I0&≥1&G21G311024位动态移存器CPCP&O1G41I1&≥1&G27G371024位动态移存器CPCP&O7G47I7&写/循环片选读············图7-2-41024×8位FIFO型SAM返回G17.1.3只读存储器（ROM）7.1.3.1固定ROM7.1.3.2可编程ROM（PROM）7.1.3.3可擦除可编程ROM（EPROM）7.1.3.4用ROM实现组合逻辑函数7.1.3.5EPROM集成片简介ReadOnlyMemory存储

8、矩阵输出电路7.1.3.1固定ROMEN1111D3RY3Y2Y1Y0W0A0A1地址译码器位线W1W2W3RRREND2D1D0(a)电路图图7-4-14×4位二极管固定ROM