嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt

嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt

ID:58801399

大小:5.79 MB

页数:84页

时间:2020-10-02

嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt_第1页
嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt_第2页
嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt_第3页
嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt_第4页
嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt_第5页
资源描述:

《嵌入式系统原理与实践第05章 存储器 2018ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、嵌入式系统华东师范大学计算机系——第5章存储器2021/9/1915.本章概要本章包含以下四部分:存储器分类微控制器存储器系统操作示例本章小结*25.本章概要存储器是嵌入式系统的重要组成部分,它是用来存储程序代码和数据的部件,有了存储器的计算机才具有记忆功能。本章将介绍几种目前常用存储器的特点、主要参数和基本使用方法,以及存储器系统的地址映射和数据存储格式。5.1存储器分类2021/9/1945.1.1RAM存储器RAM(RandomAccessMemory)随机存储器:所谓随机存取指的是当存储器中的信息被读取或写入时,所需要的时间与这段信息所在的位置无关。根据RAM的存储机制,又分为静态

2、随机存储器SRAM(StaticRAM)以及动态随机存储器DRAM(DynamicRAM)两种。2021/9/1955.1.1RAM存储器1.静态随机存储器SRAM工作原理SRAM是靠双稳态触发器来存储一位信息的,因此只要工作电压不存在,存储单元的状态就立即消失,当再次上电时,由于触发器的状态是不稳定的,原来的信息不能恢复。因此SRAM最大的特点就是信息的易失性,即掉电后RAM中信息全部丢失。其基本单元存储电路图如下图所示。2021/9/1965.1.1RAM存储器1.静态随机存储器SRAM2021/9/1975.1.1RAM存储器1.静态随机存储器SRAM读写时序SRAM的读写时序涉及三

3、类线,地址线、数据线和控制线。字符含义如下表:符号描述符号描述符号描述tAVAV读周期时间tAVQV地址访问时间tELQV片选访问时间tGLQV读使能访问时间tELQV片选有效到数据失效时间tEHQZ片选无效到数据失效时间tGLQX读使能有效到数据有效tGHQZ读使能失效到数据失效tWC写周期时序tAW地址有效到写信号有效时间tOTW片选有效到写信好有效时间tDS写数时间tDH写信号无效后数据保持时间2021/9/1985.1.1RAM存储器1.静态随机存储器SRAM读写时序SRAM的读时序如下图:2021/9/1995.1.1RAM存储器1.静态随机存储器SRAM读写时序SRAM的写时序

4、如下图:2021/9/19105.1.1RAM存储器1.静态随机存储器SRAM芯片示例具有n根地址线,m根数据线的SRAM芯片的地址空间为2n,数据宽度为m位,其存储容量为2n×m/8字节。下图给出了SRAM芯片的示意图:2021/9/19115.1.1RAM存储器1.静态随机存储器SRAM芯片示例常用的SRAM芯片有MT45W4MW16,UT62256等。MT45W4MW16是MICRON公司生产的一款容量为8M字节的高速CMOS静态随机存储器,有15根地址线,8根数据线。它使用了高性能和高可依赖的CMOS技术,主要用于高速和高密度访问系统,下图为MT45W4MW16芯片示意图:2021

5、/9/19125.1.1RAM存储器1.静态随机存储器SRAM芯片示例MT45W4MW16芯片引脚说明:2021/9/19135.1.1RAM存储器1.静态随机存储器SRAM芯片示例MT45W4MW16芯片示意图:2021/9/19145.1.1RAM存储器2.动态随机存储器DRAM工作原理动态随机存储器DRAM的存储单元以电容的电荷来表示数据,有电荷代表1,无电荷代表0,下图5.6是DRAM中一个位元的存储示意图。2021/9/19155.1.1RAM存储器2.动态随机存储器DRAM2021/9/19165.1.1RAM存储器2.动态随机存储器DRAM读写时序DRAM的读写时序主要涉及行

6、地址选线信号、列地址选线信号、读写控制线信号、和数据线信号。字符含义如下表:符号描述符号描述符号tCYC读周期时间tDOH数据输出保持时间tRWLtRASRAS脉冲宽度tASR行地址选中时间tCWLtCASCAS脉冲宽度tAH行地址保持时间tWCHtRCS读命令建立时间tASC列地址选中时间tWPtRCH读命令保持时间tAH列地址保持时间tDStCAC行地址有效到数据输出时间tRAC列地址有效到数据输出时间tDH2021/9/19175.1.1RAM存储器2.动态随机存储器DRAM读写时序DRAM的读时序如下图:2021/9/19185.1.1RAM存储器2.动态随机存储器DRAM读写时序

7、DRAM的写时序如下图:2021/9/19195.1.1RAM存储器2.动态随机存储器DRAM芯片示例具有n根地址线,m根数据线的DRAM芯片的地址空间为22n,数据宽度为m,其存储容量为22n×m/8字节。下图给出了DRAM芯片的示意图:2021/9/19205.1.1RAM存储器2.动态随机存储器DRAM芯片示例HYB39S256400是由Infinenon公司生产的由4个bank构成的同步DRAM芯片。它包含4个存

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。