直接数字频率合成器DDS的设计.doc

《直接数字频率合成器DDS的设计.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、直接数字频率合成器DDS的设计DDS的基本原理DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号的合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控制的波形。DDS电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A转换器和低通滤波器（LPF）等模块，如图1所示。相位增量寄存器寄存频率控制数据，相位累加器完成相位累加的功能，波形存储器存储波形数据的单周期幅值数据，D/A转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器滤除

2、谐波分量。整个系统在统一的时钟下工作，从而保证所合成信号的精确。每来一个时钟脉冲，相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加，把相加后的结果送至累加寄存器的数据输出端。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，累加器的溢出频率就是DDS输出的信号频率。相位累加器输出的数据的高位地址作为波形存储器的地址，从而进行相位到幅值的转换，即可在给定的时间上确定输出的波形幅值。图1DDS原理图波形存储器产生的所需波形的幅值的数字数据

3、通过D/A转换器转换成模拟信号，经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。信号发生器的输出频率fo可表示为：(1)式中为系统时钟，为系统分辨率，N为相位累加器位数，M为相位累加器的增量。参数确定及误差分析首先确定系统的分辨率，最高频率，及最高频率下的最少采样点数根据需要产生的最高频率以及该频率下的最少采样点数，由公式(2)确定系统时钟的下限值。同时又要满足分辨率计算公式(3)综合考虑决定的值。选定了的值后，则由公式(9.3)可得＝,据此可确定相位累加器位数N。然后由最高输出频率(4)推出M＝，得出相位增量寄存器为S位。确定波形存储器

4、的地址位数W，本系统中决定寄存个数据值，因此RAM地址为Z位。误差分析：·失真度：除受D/A转换器本身的噪声影响外，还与离散点数N和D/A字长有着密切关系。设q为均匀量化间隔，则其近似数学关系为（5）式中N为一周中输出的点数，D为量化字长，。·相位舍位引起的误差：在DDS中，由于相位累加寄存器的位数N大于RAM的寻址位数W，使得相位寄存器的输出寻址RAM时，其N-W个位须舍去，不可避免会产生误差，该误差是DDS输出杂散的主要原因。总的信噪比是(6)·相位量化误差:由于波形是经过一系列有限的离散采样点转化而来,因此势必存在相位量化误差,通过增加采样点

5、可减小此误差。实现器件的选择一般选用FPGA/CPLD器件作为DDS的实现器件，对于D/A转换器的选择，首先要考虑到D/A转换器的转换速率。要实现所需的频率，D/A的转换速度要大于，然后根据D/A转换器字长所带来的误差，决定D/A的位数。由此选择D/A转换器的型号。DDS的FPGA实现设计本设计要求DDS实现的性能指标为：分辨率0.01Hz，最高输出频率5MHz。根据上面所列公式可以算出：时钟频率为85.9MHz；累加器位数N=33；相位增量寄存器为29位。如图2所示，DDS系统包括相位增量寄存器、相位累加器、地址寄存器、波形存储器、时钟倍频器及地

6、址发生部分等几个模块。内部所有模块均用Verilog语言编写，其顶层设计用原理图的方式进行模块间的连接。图2DDS内部组成模块图1)相位增量寄存器图3相位增量分段寄存器相位增量分段寄存器的端口如图3所示。根据前面的计算可知，相位增量寄存器需要29位。相位增量寄存器的断口包括复位端RES，数据输入PSI(28:0)，数据输出PSO(32:0)。RES高电平有效，复位后，PSO输出为0。PSO输出高4位总为0。其Verilog程序如下：modulePIR(PSI,PSO,RES);input[28:0]PSI;output[32:0]PSO;input

7、RES;reg[32:0]PSO;always@(PSI)beginif(RES)beginPSO=0;endelsebeginPSO={4'b0000,PSI};endendendmodule图4相位增量分段寄存器仿真图图4是相位增量分段寄存器仿真图，从图中可以看出，当RES为低电平，PSO跟随PSI变化。2)相位累加器和地址寄存器因为累加器需要33位，如果用一般的加法器来实现累加，那么会有非常大的进位延迟，当要求输出频率较高时，满足不了要求，因此累加部分采用流水线结构，将33位加法分为3级流水线结构，每级为11位加法，这样做可以大大减少进位延迟

8、，满足高频率输出时的要求。图5是流水线结构加法器端口图。图5流水线结构加法器流水线加法器输入为时钟CLK、复位端RES、3