直接数字频率合成器(dds)原理研究

《直接数字频率合成器(dds)原理研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、直接数字频率合成器(DDS)原理研究　　直接数字频率合成器DDS（DirectDigitalFrequncySynthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。其组成包括相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器（LPF），原理框图如图1所示。以正弦波形合成为例，DDS合成频率的具体流程描述如下。相位累加器由N位加法器与N位寄存器级联组成。在时钟脉冲fc控制下，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个

2、时钟作用后所产生的相位数据反馈到加法器的输入端；使加法器在下一时钟作用下继续与频率控制字进行相加。这样相位累加器在时钟的作用下，进行相位的累加。当相位累加器累加满时就会产生溢出，完成一个周期的动作。通过改变相位控制字P可以控制输出信号的相位参数。令相位加法器的字长为N，当相位控制字由0跃变到不为零的P时，波形存储器（ROM）的输入为相位累加器的输出与相位控制字P之和，所以输出的幅度编码相位增加3。波形的改变是通过改变W波形控制字实现的。由于ROM中不同波形分块存储，所以当W改变时，ROM输入端为相移后的地址与W之和

3、。经过K、P、W设置后的相位累加器输出的数据作为ROM的取样地址，进行波形的相位—幅值转换，即可在给定时间上确定输出波形的抽样幅值。N位的寻址ROM相当于把0o～360o的正弦波信号离散成具有2N个样值的序列，若波形ROM有D位数据位，则2N个取样点的幅值以D位二进制数值固化于ROM中，按照地址的不同可以输出相应相位的正弦信号幅值。幅度控制字能够控制ROM输出的正弦信号幅值的变化，乘法器（除法器）在DDS电路中相单于将每一个幅值量化值增大（缩小）了A倍。由上面分析可以看出，DDS输出方程可表示为，f0为输出频率，f

4、c为时钟频率。当K=1时，DDS输出最低频率（即频率分辨率）为，而DDS的最大输出频率由Nyquist采样定理决定，即fc/2，也就是说K的理论最大值为2N-1。因此，只要N足够大，DDS可以得到很细的频率间隔。f0的改变只需改变输入的控制字K即可。D/A转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列s（a）经D/A可转换成包络为正弦波的阶梯波s（t）。不难看出D/A转换器的分辨率越高，合成的阶梯波s（t）台阶就越多，输出波形精度也就越高。3对D/A输出的阶梯波s（t）用傅里叶变换进行频谱分析不难

5、得到，频谱中不仅包含主频f0，还有分布在fc、2fc……两边的±f0处的非谐波分量，幅值包络为辛格函数。因此为了取出主频f0，必须在D/A后接入截止频率为fc/2的LPF（低通滤波器）。通过以上DDS的工作原理可以看出，DDS频率合成具有一系列的优良特性：具有高精度的频率和相位分辨力，其频率精度可达到uHz，相位精度可达nHz；DDS频率变化几乎没有捕获时间的限制，其频率切换速度仅受限于器件工作速率，最高可达纳秒级；另外DDS还具有相对较宽的输出频率范围，功耗低等特点。由于DDS遵循奈奎斯特（Nyquist）取样定

6、律，即最高的输出频率是时钟频率的一半。在实际应用中DDS的最高输出频率还由允许输出的杂散水平决定，一般情况下最高的输出频率是时钟频率的40%。在使用FPGA设计DDS时，在满足系统要求和保持DDS原有优点的基础上，尽量减少硬件复杂性，降低芯片面积和功耗，提高芯片速度。3