基于FSL总线的UART外设IP核设计.doc

基于FSL总线的UART外设IP核设计.doc

ID:58863620

大小:396.50 KB

页数:5页

时间:2020-09-22

基于FSL总线的UART外设IP核设计.doc_第1页
基于FSL总线的UART外设IP核设计.doc_第2页
基于FSL总线的UART外设IP核设计.doc_第3页
基于FSL总线的UART外设IP核设计.doc_第4页
基于FSL总线的UART外设IP核设计.doc_第5页
资源描述:

《基于FSL总线的UART外设IP核设计.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FSL总线的UART外设IP核设计东北电力大学王玉峰聊城工业学校胥保华引言在基于MicroBlaze的SOPC系统中,将用户IP核整合到基于MicroBlaze的嵌入式软核处理器系统中,通常有两种方法:一种是将IP核连接到OPB总线;另一种是将用户IP连接到MicroBlaze专用的FSL总线上。尽管OPB和FSL总线都是MicroBlaze软核与FPGA其他片上逻辑资源连接的主要途径,但它们的分工足不同的。OPB总线适用于将要求低速和低性能的设备连接到MicroBlaze系统中;而FSL总线则适用于将对时间要求高的用户自定义IP核,整合到基于MicroBla

2、ze的软核系统中,以实现硬件加速。在Xilinx公司提供的IP核中,有基于OPB总线的UART外设IP核,但是没有基于FSL总线的IP核,使得该UART外设在对时间要求高的系统中性能受到制约。在这种情况下,有必要设计基于FSL总线的UART外设,以使得UART能够在高速系统中发挥最佳性能。Xilinx公司的MicroBlaze软核是支持CoreConnect总线的标准外设集合。MicroBlaze处理器可以运行在150MHz时钟下,提供125DMIPS的性能,非常适合于设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。1MicroBlaze体系结构1.1Mi

3、croBlaze内核结构MicroBlaze是基于Xilinx公司FPGA的微处理器IP核,与其他外设IP核一起,可以完成可编程系统芯片(SOPC)的设计。MicroBlaze处理器采用RISC架构和哈佛结构的32位指令和数据总线,可以全速执行存储在片上存储器和外部存储器中的程序,并访问其中的数据。内核结构如图1所示。1.2MicroBlaze的总线接口MicroBlaze处理器软核具有丰富的接口资源。最新版本的MicroBlaze软核支持的总线接口有:◆带字节允许的OPB(On_chipPeripheralBus,片上外设总线)V2.0接口;◆高速的LMB(Lo

4、calMemoryBus,本地存储器总线)接口;◆FSL主从设备接口;◆XCL(XilinxCacheLink,Xilinx缓存链路)接口;◆MDM(MicroprocessorDebugModule,微处理器调试模块)连接的凋试接口。OPB是对IBMCoreConnect片上总线标准的部分实现,适用于IP核作为外设连接到MicroBlaze系统中;LMB用于实现对片上的BlockRAM的高速访问;FSL是MicroBlaze软核特有的一个基于FIFO的单向链路,可以实现用户自定义IP核与MicroBlaze内部通用寄存器的直接相连;而XCL则是MicroBlaz

5、e软核新增加的,用于实现对片外存储器的高速访问。MicroBlaze软核还有专门的调试接口,通过参数设置,开发人员可以只使用特定应用所需要的处理器特性。2基于FSL总线的UARTIP核设计UART(UniversalAsynchronousReceiverTransmit-ter,通用异步收发器)是广泛使用的串行数据传输协议,允许在串行链路上进行全双工的通信。串行外设用到的RS232-C异步串行接口,一般采用专用的集成电路(即UART)实现。8250、8251、NS16450等芯片都是常见的UART器件,这类芯片已经相当复杂,有的含有许多辅助的模块(如FIFO),

6、有时并不需要使用完整的UART功能和这些辅助功能。如果设计上用到了FPGA器件,那么可以将所需要的UART功能集成到FPGA内部。使用VHDL将UART的核心功能集成,从而使整个设计更加紧凑、稳定且可靠。2.1UART的典型应用UART主要由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART内部所实现的功能包括微处理器接口、发送缓冲器、发送移位寄存器、帧产生、奇偶校验、数据接收缓冲器、接收移位寄存器等。UART的典型应用如图2所示。2.2FSL总线接口FSL总线是一个基于FIFO的单向点对点通信总线,主要用于FPGA的两个模块间进行快速的通信

7、。FSL接口的I/O信号如图3所示。该接口的主要特点:◆单向的点对点通信;◆非共享的无仲裁通信机制;◆支持控制位与数据分离的通信;◆基于FIFO的通信模式;◆可配置的数据宽度;◆高速的通信性能(独立运行达到600MHz)。2.3FSL总线UART硬件设计设计中的主要内容是UARTIP模块和MicroBlaze之间的FSL总线接口,该接口提供了UART模块与MicroBlaze之间通信的桥梁。Xilinx公司提供的IP核中包括基于OPB总线的UART模块,但是没有提供基于FSL总线的UART模块。如果设计中需要在UART模块和MicroBlaze之间进行高速交互,设

8、计一个基于

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。