基于FPGA的GPIB总线接口IP核设计【开题报告】

《基于FPGA的GPIB总线接口IP核设计【开题报告】》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

毕业设计（论文）开题报告题目：　　　　基于FPGA的GPIB总线接口IP核设计　　　　　　　　　　　　　　　　　　　专业：电子信息工程1选题的背景、意义随着科学技术的发展，许多现代化的系统，例如庞大的通信网、复杂的过程控制、反应快速的武器系统等等，它们的研制、调试、维修等工作，对测试系统的依赖性很强。测试系统需要GPIB(通用接口总线)控制器，而控制器本质上是协议转换器。用户给计算机输入特定命令，计算机操作系统通过驱动程序向挂接在PCI/ISA总线上的控制器发起一个相应的数据交易。控制器则把交易中所得到的数据转换成一个符合GPIB协议的控制信号和数据信号，这样用户就可以通过对计算机的操作来控制挂接在GPIB母线上的各个测量仪器进行控制。GPIB虽然己经有了很长的历史，但是这种测量总线方便易用，组建自动测试系统方便，而且费用低廉。虽然近来出现了VXI等更加快速先进的测试总线，但他们大多昂贵而又麻烦，大多是插卡式的。所以，GPIB总线在使用台式机组建测试系统的时候有不可替代的作用。此外，在很多对测试速度要求不高，测试仪器的体积不作要求的情况下，GPIB总线也有相当的优势。而GPIB控制芯片(NAT9914)是自动测试系统中的关键芯片，因此对GPIB控制芯片有一定的需求量。集成电路的飞速发展使得它在各行各业中发挥着越来越大的重要性。特别是ASIC技术的发展，用FPGA/CPLD对各类芯片进行设计和仿真，再在底层对FPGA进行布线，实现专用芯片的功能己经得到广泛的应用。此课题的研究，正是针对ASIC的发展而开展的。设计基于FPGA芯片的GPIB接口的IPCore不仅量身定做，不浪费资源，而且通用性极强，具有自主知识产权，仪器研发人员拿来稍作修改就可以应用。有了IEEE-488协议的IP核，再加上以后继续深入的研发，就能实现测控领域的NAT9914芯片的自主化，所以用FPGA实现GPIB接口芯片有一定的意义和价值。本课题正是基于这样的契机以及业界的需求而决定选用FPGA实现完全独立自主的GPIB控制器。2相关研究的最新成果及动态综观现今市场上的测试仪器，不难发现GPIB总线有重要的作用，国外目前只有德州仪器(TI)、NATIONALINSTRUMENT (NI)和NEC三家公司生产基于IEEE-488协议的GPIB控制器芯片，主要以NI公司生产的ENET-GPIB和GPIB控制器为代表，但价格昂贵，单用户系统控制器也要两千美金，多用户系统的控制器更是高达两万美金。在国内，清华大学己经开发了基于网络的自动测试系统;电子科技大学CAT实验室也推出了ENET-GPIB和GPIB控制器;复旦大学、上海交通大学、四川大学等一批高校，也开发了一批新的实验仪器系统用于教学和科研。鉴于此，国内在组建GPIB测试系统时，核心技术方面完全受制于以上厂商，这对整个国内测试领域技术的发展以及军事等相关领域的应用都会有不同程度的负囱影响[xUJ0随看最近儿年EDA等新技术的小断引入，以及CPLD/FPGA等新型器件的广泛应用，无论是在理论创新层面还是在工程需求方面都完全有必要而且也具备可能实现GPIB控制器的自主知识产权研发。所以，开发国内的同类产品的现实意义是十分明显的。3课题的研究内容及拟采取的研究方法（技术路线）、研究难点及预期达到的目标本文拟用FPGA实现GPIB控制器芯片，设计蓝本参照NI公司的NAT9914。本设计实现的GPIB控制器芯片的功能与TMS9914或NAT9914相同，其中包括对寄存器的读写访问，和微处理器的通信机理，以及同GPIB仪器通信等。状态机设计完全符合IEEE-488协议，所以本设计具有极强的通用性。并且所有核心模块完全采用VerilogHDL语言实现，这不仅能具备专用芯片的功能而且在移植方面更具灵活性。总体的设计思想是用可写寄存器中的数值和IEEE-488数据总线以及控制总线对状态机进行控制，把状态机产生的各类信息写入可读寄存器。计算机就可以通过对可写寄存器赋值来控制状态机并通过对可读寄存器读值而获得状态机的当前状态。从而计算机通过驱动程序来控制GPIB总线上的各类测量仪器。芯片结构由数据通道、存储单元、状态机组成。在GPIB芯片中，十三个读写寄存器就是存储单元，状态机由听功能、讲功能、源功能、受功能和控功能等组成，数据通道是由寄存器和组合电路组成的，它应用在芯片数据线和GPIB总线上数据发送和接收的时候。其中控功能包括负责控者功能和系统控者功能。此芯片实现的功能只是针对控制机的，实现的功能比NAT9914通用接口母线适配器功能要少，这主要体现在状态机中。 4研究工作详细工作进度和安排4.1课题所完成的工作：在这半年的时间里，本人所做的工作主要包括:1、与工EEE-488-1975标准兼容:2、有源方挂钩和受方挂钩功能;3、有讲者功能和听者功能;4、有控者和系统控者的能力:5、具有远控和本控功能;6、有串行杳询和少时示杳询能力:有器件清除功能;7、有器件触发功能;8、同TMS9914或NAT9914控制相同:4.2论文的主要研究内容如下:(1)状态机设计。包括各子功能状态机和主状态机，这是设计的主要方面;(2)存储模块的设计。这需要定义内部寄存器，并规定了寄存器各状态位的属性;(3)数据通道的设计。结合状态机状态和寄存器的数据，用组合电路来实现;(4)仿真与测试，得出典型功能的时序图。4.3具体进度：2010年12月2日－2011年1月10日完成文献综述、外文翻译的撰写；2011年2月25日前完成开题报告2011年3月1日--3月24日完成系统框架设计；2011年3月25日--4月8日完成系统各模块功能设计；2011年4月9日--5月9日软硬件系统调试、修改完善；2011年5月10日--5月16日撰写论文，完成论文初稿；2011年5月17日--5月25日完成论文修改稿，准备答辩5.参考文献 ［1］苏光大. 微机图象处理系统. 北京：清华大学出版社，2000.7［2］候伯亭，顾新.VHDL硬件描述语言与数字逻辑电路设计(修订版).西安：西安电子科技大学出版社，1999.1[3]Microchip Technology Inc.“PIC24H 系列数据手册” (DS70175D_CN) 2007［4］王诚，薛小刚，钟信潮．FPGA/CPLD设计工具Xilinx ISE使用详解[M]．人民邮电出版社，2005（1）．[5]EDA先锋工作室．Altera FPGA/CPLD设计[M]．北京:人民邮电出版社，2005(7)．[6]来金梅．FPGA现状及其发展趋势[J]．2005(8)，22(9)Dan Morelli  Modulating Direct Digital Synthesizer in a QuickLogic FPGA[J]. 2006, 11（23）：12－24．