第四章 - MOS逻辑集成电路讲述ppt课件.ppt

第四章 - MOS逻辑集成电路讲述ppt课件.ppt

ID:59010383

大小:1.92 MB

页数:113页

时间:2020-09-26

第四章 - MOS逻辑集成电路讲述ppt课件.ppt_第1页
第四章 - MOS逻辑集成电路讲述ppt课件.ppt_第2页
第四章 - MOS逻辑集成电路讲述ppt课件.ppt_第3页
第四章 - MOS逻辑集成电路讲述ppt课件.ppt_第4页
第四章 - MOS逻辑集成电路讲述ppt课件.ppt_第5页
资源描述:

《第四章 - MOS逻辑集成电路讲述ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四章MOS逻辑集成电路§4.1MOS器件的基本电学特性4.1.1MOSFET的结构与工作原理4.1.2MOS器件的阈值电压Vth4.1.3MOSFET的简单大信号模型参数4.1.4MOSFET小信号参数4.1.5MOS器件分类与比较4.1.6MOS器件与双极型晶体管BJT的比较§4.2NMOS逻辑IC4.2.1静态MOS反相器分类与比较4.2.2NMOS反相器8/31/20211王向展§4.3CMOS反相器4.3.1CMOS逻辑电路的特点4.3.2CMOS传输门§4.4静态CMOS逻辑门电路4.4.1CMOS基本门电路§4.5动态和准静态CMOS电路4.5.1动态CMOS电路§4.

2、6CMOS变型电路4.6.1伪NMOS逻辑4.6.2钟控CMOS逻辑(C2MOS)4.6.3预充电鉴别逻辑(P-E逻辑)4.6.4多米诺(Domino)CMOS逻辑8/31/20212王向展§4.1MOS器件的基本电学特性4.1.1MOSFET的结构与工作原理MOSFET是Metal-Oxide-SiliconFieldEffectTransistor的英文缩写,平面型器件结构,按照导电沟道的不同分为NMOS和PMOS器件。MOS器件基于表面感应的原理,是利用垂直的栅压VGS实现对水平IDS的控制。它是多子(多数载流子)器件。用跨导描述放大能力。8/31/20213王向展图4.1NM

3、OS结构示意图MOSFET(器件/电路)的特点1.只靠一种载流子工作,称为多子器件。2.可看作“压控电阻器”。3.无少子存储效应,可制成高速器件。4.输入阻抗高,驱动电流小。适于大规模集成,是VLSI、ULSI的基础。低压低功耗电路。5.热稳定性好。(负温度系数)6.缺点是导通压降大,输入电容大,驱动能力弱。8/31/20214王向展图4.2不同VG下NMOSFET能带分布8/31/20215王向展4.1.2MOSFET的阈值电压阈值电压-使MOS器件沟道区进入强反型(φS=2φFB)所加的栅电压。(4.1)8/31/20216王向展式中MS-栅与衬底的接触电势差VBS-衬底与源之

4、间的衬偏电压S-衬底表面势FB-硅衬底的体费米势QSS-硅与Si2O界面的单位面积电荷量(C/cm2)QB0-零衬偏时Si2O下面耗尽层单位面积的电荷量(C/cm2)Qi-调沟离子注入时引入的单位面积电荷量(C/cm2)Cox-电位面积的栅电容VFB-平带电压-体效应因子(衬底偏置效应因子)(V1/2)8/31/20217王向展(C/cm2)(“+”forPMOS,“”forNMOS)(C/cm2)NSS=10101011(cm-2)(F/cm2)8/31/20218王向展ni=1.51010cm-3(测量值)MS=体材料的接触电势栅材料的接触电势(注:接触电势相对于

5、本征Si而言)8/31/20219王向展8/31/202110王向展例4.1求解Vth,已知:N+Poly-Si栅NMOS晶体管,栅氧厚度tox=0.1μm,NA=3×1015cm-3,ND=1020cm-3,氧化层和硅界面处单位面积的正离子电荷为1010cm-2,衬偏VBS=0V。求:Vth,。解:NMOS衬底费米势为N+Poly-Si栅接触电势Poly-Si=0.56(V)得:8/31/202111王向展8/31/202112王向展4.1.3MOSFET的简单大信号模型参数1、非饱和区(VGS>Vth,VDS<(VGS-Vth))(4.2)2、饱和区(VGS>Vth,VDS≥

6、(VGS-Vth))(4.3)8/31/202113王向展对于Si:n=580cm2/(V·s),p=230cm2/(V·s)W,L均为有效尺寸K=COX(A/V2)–导电系数=(COXW)/L(A/V2)–跨导参数–沟道长度调制因子(V-1)5m硅栅P栅CMOS工艺典型值:8/31/202114王向展例4.2计算MOS管IDS已知:N+Poly-Si栅NMOS晶体管宽长比W/L=100m/10m,漏、栅、源、衬底电位分别为5V,3V,0V,0V。n=580cm2/(Vs),其他参数与例4.1相同。求:①漏电流IDS;②若漏、栅、源、衬底电位分别为2V,3

7、V,0V,0V,则IDS=?解:①由已知VGS=3V,VDS=5V,VBS=0V,Vth=0.439V∵VDS=5V>(VGS-Vth)=3-0.439=2.561(V)∴器件工作在饱和区,则:(若不考虑沟道长度调制,IDS=0.63mA)8/31/202115王向展②如果VGS=3V,VDS=2V,VBS=0V,则∵VDS=2V<(VGS-Vth)=3-0.439=2.561(V)∴器件工作在非饱和区,有:8/31/202116王向展4.1.4MOSFE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。