集电极开路输出的原理.doc

集电极开路输出的原理.doc

ID:59311212

大小:44.00 KB

页数:3页

时间:2020-09-05

集电极开路输出的原理.doc_第1页
集电极开路输出的原理.doc_第2页
集电极开路输出的原理.doc_第3页
资源描述:

《集电极开路输出的原理.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电压比较器LM393没有高电平输出?作者ruoye0228日期2009-3-173:12:00电压比较器LM393没有高电平输出?像LM393、LM339等电压比较器,是集电极开路输出的,所以必须加上拉电阻,才能输出高电平。A:我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路(左边的三极管为反相之用,使输入为“0”时,输出也为“0”)。对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极C跟发射极E之间相当于断开),所以5V电源通过1K电阻加到右

2、边的三极管上,右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时,前面的三极管导通,而后面的三极管截止(相当于开关断开)。我们将图1简化成图2的样子。图2中的开关受软件控制,“1”时断开,“0”时闭合。很明显可以看出,当开关闭合时,输出直接接地,所以输出电平为0。而当开关断开时,则输出端悬空了,即高阻态。这时电平状态未知,如果后面一个电阻负载(即使很轻的负载)到地,那么输出端的电平就被这个负载拉到低电平了,所以这个电路是不能输出高电平的。再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合,则有电流从1K

3、电阻及开关上流过,但由于开关闭和时电阻为0(方便我们的讨论,实际情况中开关电阻不为0,另外对于三极管还存在饱和压降),所以在开关上的电压为0,即输出电平为0。如果开关断开,则由于开关电阻为无穷大(同上,不考虑实际中的漏电流),所以流过的电流为0,因此在1K电阻上的压降也为0,所以输出端的电压就是5V了,这样就能输出高电平了。但是这个输出的内阻是比较大的(即1KΩ),如果接一个电阻为R的负载,通过分压计算,就可以算得最后的输出电压为5*R/(R+1000)伏,即5/(1+1000/R)伏。所以,如果要达到一定的电压的话,R就

4、不能太小。如果R真的太小,而导致输出电压不够的话,那我们只有通过减小那个1K的上拉电阻来增加驱动能力。但是,上拉电阻又不能取得太小,因为当开关闭合时,将产生电流,由于开关能流过的电流是有限的,因此限制了上拉电阻的取值,另外还需要考虑到,当输出低电平时,负载可能还会给提供一部分电流从开关流过,因此要综合这些电流考虑来选择合适的上拉电阻。如果我们将一个读数据用的输入端接在输出端,这样就是一个IO口了(51的IO口就是这样的结构,其中P0口内部不带上拉,而其它三个口带内部上拉),当我们要使用输入功能时,只要将输出口设置为1即可,

5、这样就相当于那个开关断开,而对于P0口来说,就是高阻态了。对于漏极开路(OD)输出,跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极,OC就变成了OD,原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关,当要输出高电平时,上面的开关通,下面的开关断;而要输出低电平时,则刚好相反。比起OC或者OD来说,这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话,就会产生很大的电流,有可能将输出口烧坏。而上面说的OC或OD输出

6、则不会有这样的情况,因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时,则两个开关必须同时断开(或者在输出口上使用一个传输门),这样可作为输入状态,AVR单片机的一些IO口就是这种结构。上拉电阻一般是一端接电源,一端接芯片管脚的电路中的电阻,下拉电阻一般是指一端接芯片管脚一端接地的电阻。如下图的两个BiasResaitor电阻就是上拉电阻和下拉电阻。图中,上部的一个BiasResaitor电阻因为是接地,因而叫做下拉电阻,意思是将电路节点A的电平向低方向(地)拉;同样,图中,下部的一个BiasResaitor电

7、阻因为是电源(正),因而叫做上拉电阻,意思是将电路节点A的电平向高方向(电源正)拉。当然,许多电路中上拉下拉电阻中间的那个12k电阻是没有的或者看不到的。我找来这个图是RS-485/RS-422总线上的,可以一下子认识上拉下拉的意思。但许多电路只有一个上拉或下拉电阻,而且实际中,还是上拉电阻的为多。上拉、下拉电阻的主要作用是在电路驱动器关闭时给线路(节点)以一个固定的电平。1、在RS-485总线中,它们的主要作用就是在线路所有驱动器都释放总线时让所有节点的A-B端电压在200mV或200mV以上(不考虑极性)。不然,如果接

8、收器输入端A和B间的电平低于±200mV(绝对值小于200mV),接收器输出的逻辑电平将被当作所传输数据的末位而被接收起来,这样显然是极容易产生通讯错误的。2、最容易见到的上拉电阻应当是NE555电路7脚作为输出用的时候。实际上,它和一个三极管的C极或MOS管的D极有一个电阻接到电源+上是一样道理的。它

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。