EDA 技术实用教程第2章ppt课件.ppt

《EDA 技术实用教程第2章ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术实用教程第2章EDA设计流程及其工具EDA设计流程及其工具本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节相关的EDA工具软件，最后就QUartusⅡ的基本情况和EDA重要模块IP作一简述。FPGA/CPLD设计流程应用/CPLD的EDA开发流程：原理图/HDL文本编辑综合逻辑综合器FPGA/CPLD适配结构综合器时序与功能门级仿真1.功能仿真2.时序仿真FPGA/CPLD下载1.Isp方式下载2.JTAG方式下载3.针对SRAM结构的配置4.OTP器件编程FPGA/CPLD器件和电路系统功能仿真设计输入(原理图／HDL

2、文本编辑)1.图形输入状态图输入波形图输入原理图输入在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图设计输入(原理图／HDL文本编辑)1)状态图输入:根据电路的控制条件和不同的转换方式，用绘图的方法，在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图编译综合成电路网表。设计输入(原理图／HDL文本编辑)2)波形图输入:将待设计的电路看成是一个黑盒子，只需告诉EDA工具该黑盒子电路的输入和输出时序波形图，EDA工具即能据此完成黑盒子电路的设计。3)原理图输入：类似于传统电子设计方法的原理图编辑输入方式。原理图由逻辑器件(符号)和连

3、接线构成。逻辑器件是EDA软件库中预制的功能模块，如与门，非门、或门、触发器以及各种含74系列器件功能的宏功能块，甚至还有一些类似于IP的功能块。原理图输入的优点：(1)设计者不需增加新的相关知识，如HDL等。(2)对于较小的电路模型，其结构与实际电路十分接近，设计者易于把握电路全局。(3)由于设计方式接近于底层电路布局，因此易于控制逻辑资源的耗用，节省面积。原理图输入的缺点：①图形设计未标准化．不同EDA软件的图形文件兼容性差，难以交换和管理．②随着电路设计规模的扩大，电路的易读性下降，错误排查困难，整体调整和结构升级困难。如将一个4位的单片机设计升级为8位单片机。③由

4、于图形文件的不兼容性，性能优秀的电路模块移植和再利用十分困难。这是EDA技术应用的最大障碍。④难以实现用户所希望的面积、速度以及不同风格的综合优化，显然，原理图的设计方法明显偏离了电子设计自动化最本质的涵义。⑤在设计中，由于必须直接面对硬件模块的选用，因此行为模型的建立将无从谈起，从而无法实现真实意义上的自顶向下的设计方案。2.文本输入这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。可以说，应用HDL的文本输入方法克服了原理图输入方法存在的所有弊端，为EDA技术的应用和发展打开了

5、一个广阔的天地。2选1多路选择器的VHDL描述ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;3.二者综合使用。把图形的直观与HDL的优势结合起来。如用VHDL描述各个电路模块，而用原理图输入方式连接各个电路模块，可直观表示系统的总体框架。如状态图输入的编辑方式，即用图形化状态机输入工具，用图形的方式表示状态图。当填好时钟信号名、状态转换条件、状态机类型等要素后

6、，就可以自动生成VHDL、Verilog程序。总体上看，纯粹的HDL输入设计仍然是最基本、最有效和最通用的输入方法。综合（就是将电路的高级语言(如行为描述)转换成低级的，可与FPGA／CPLD的基本结构相映射的网表文件或程序。）整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为香型的映射关系。适配适配器也称

7、为结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、JAM格式的文件。适配所选定的目标器件必须属于原综合器指定的目标系列器件。适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件做精确的时序仿真，同时产生可用于编程的文件。时序仿真与功能仿真仿真就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计，排除错误。时序仿真就是接近真实器件运行特性的仿真，仿真