二进制计数器ppt课件.ppt

二进制计数器ppt课件.ppt

ID:59448619

大小:1.06 MB

页数:35页

时间:2020-09-18

二进制计数器ppt课件.ppt_第1页
二进制计数器ppt课件.ppt_第2页
二进制计数器ppt课件.ppt_第3页
二进制计数器ppt课件.ppt_第4页
二进制计数器ppt课件.ppt_第5页
资源描述:

《二进制计数器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、二进制计数器5.2计数器(Counter)5.2.1计数器的特点和分类一、计数器的功能及应用1.功能:对时钟脉冲CP的个数进行计数。2.应用:分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。二、计数器的特点1.输入信号:一般只有计数脉冲即时钟CP。2.电路组成:时钟触发器及必要的门电路。计数结果由触发器记忆和表示;计满之后自动归0。在CP作用下,周而复始地循环工作。三、计数器的分类按计数进制分二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分加法计数器减法计数器可逆计数器(Up-DownCounter

2、)按触发器翻转是否同时分同步计数器(Synchronous)异步计数器(Asynchronous)按开关元件分TTL计数器CMOS计数器5.2.2二进制计数器一、二进制同步计数器1.二进制同步加法计数器(1)从分析角度讨论3位二进制同步加法计数器CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2时钟方程:输出方程:驱动方程FF0:FF1:FF2:状态方程计算状态表CP现态次态输出C1234567800000101001110010111011100101001110010

3、111011100000000010功能分析:单位看,逢2进1,共3位。整体看,逢8进1,可视为1位。------3位二进制同步加法计数器------1位8进制同步加法计数器画状态图和时序图000001/0010/0011/0100/0101/0110/0111/0/1/C12345678CPQ2Q0Q1C二分频四分频八分频计数状态图三位二进制同步加法计数器CPCarry计数脉冲向高位的进位000001/0010/0011/0100/0101/0110/0111/0/1(1)从分析角度讨论3位二进制同步加法计数器1

4、.二进制同步加法计数器(2)从设计角度讨论3位二进制同步加法计数器逢2进1,计满为止------向高位进位,同时归0,重新计数。选用JK触发器时钟方程:由卡诺图确定输出方程和状态方程:0001111001C001001001000011010101100000111100010011111110000由状态方程可求驱动方程:FF0:FF1:FF2:CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2画电路图(3)n位二进制同步加法计数器级联规律:FF0:FF1:FF2:……FF

5、i:连乘符号T触发器4位同步二进制加法计数器T0=J0=K0=1T1=J1=K1=Q0T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q02.同步二进制减法计数器(1)设计思想:①所有触发器的时钟控制端均由计数脉冲CP输入。②将触发器接成T触发器。当低位不向高位借位(够减)时,令高位触发器的T=0,触发器状态保持不变;当低位向高位借位(不够减)时,令高位触发器的T=1,触发器翻转,计数减1。(2)触发器的翻转条件:当低位触发器的Q端全0时再减1,则低位向高位借1。10-1=1100-1=111000-1=111

6、‥‥‥CPQ2Q1Q0B01234567000111110101100011010001100000003位二进制减法计数器状态表0001111001B11110000010000100110100011001010B=Q2nQ1nQ0n选用JK触发器,确定各方程式:T0=1T1=Q0nT2=Q1nQ0nCP1J1KC1FF011J1KC1FF11J1KC1FF1&&BQ0Q1Q2Q0Q1Q23位二进制减法计数器逻辑图FF0:FF1:FF2:B=Q2nQ1nQ0n状态图和时序图/B000001/0010/0011/

7、0100/0101/0110/0111/0/112345678CPQ0Q1Q2Bn位二进制同步减法计数器级联规律综上:构成同步二进制计数器的触发器有两种状态------保持和翻转,因而相当于T触发器。各触发器之间连接规律,计数时没有无效状态。计数容量、长度或模:通常把计数器能够记忆输入脉冲的数目,即电路的有效状态数M称为计数器的计数容量、长度或模。n位二进制同步加法计数器的模长为3.3位二进制同步可逆计数器(1)单时钟输入二进制同步可逆计数器加/减控制端加计数T0=1、T1=Q0n、T2=Q1nQ0n减计数T0=1

8、、T1=Q0n、T2=Q1nQ0nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U/D1&1C/B&1&1(2)双时钟输入二进制同步可逆计数器加计数脉冲减计数脉冲CP0=CPU+CPDCP1=CPU·Q0n+CPD·Q0nCP2=CPU·Q1nQ0n+CPD·Q1nQ0nCPU和CPD互相排斥CPU=CP时,CPD=0C

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。