复杂可编程逻辑器件（CPLD）ppt课件.ppt

《复杂可编程逻辑器件（CPLD）ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、8.3复杂可编程逻辑器件（CPLD）8.3.1概　述8.3.2CPLD的基本结构8.3.3CPLD的分区阵列结构8.3.4典型器件及应用举例ComplexProgrammableLogicDevice器件名称集成规模/门I/O端数宏单元数触发器数编　程EPM956012000216560772EEPROMEPM5032600243232EPROMEPF10K1010000134-(1)720SRAMEPX81603200172160160快闪SRAMAT510051005252128EPROMATV750750101020E

2、PROMpLSI332014000160320480EEPROMpLSI20321000323232EEPROMM5-51220000256512512EEPROMXC402525000192-(2)2560SRAMXC7354-(3)5454108EPROM表8-3-1部分CPLD产品(1)有576个逻辑单元；(2)有1024个可编程逻辑模块；(3)等效6个PAL22V108.3.1概　述CPLD大致可以分为两类，一类是由GAL器件发展而来，其主体是与阵列和宏单元结构，称为CPLD的基本结构；另一类是分区阵列结构的CPLD

3、。8.3.2CPLD的基本结构逻辑图１．共享相邻乘积项和结构每个逻辑单元中含有两个或项输出，而每个或项均由固定的几个乘积项输入。每个或项输出均可连接到相邻的连接单元，甚至本单元中的两个或项都可用于相邻的两个逻辑单元。２．“隐埋”触发器结构在CPLD基本结构的宏单元内含有两个或两个以上的触发器，其中只有一个触发器可与I/O引出端相连，其余均为“隐埋”触发器。它们不与I/O引出端相连，但有自己的内部输入信号，其输出可以通过相应的缓冲电路反馈到与阵列，构成较复杂的时序电路。≥1≥1≥1C11ＫQ1JRI/O输出选择反馈选择极性选择

4、结构选择输出使能时钟反馈到逻辑阵列来自逻辑阵列同步时钟VCC图8-3-2触发器类型可编程结构３．触发器类型可编程结构通过对输出触发器编程，可实现4种不同类型的触发器结构，即D、T、J-K和R-S触发器。它们与逻辑宏单元相配置，可实现多种逻辑电路结构。小规模PLD互联资源(a)(b)(c)图8-3-3CPLD三种全局互联结构示意8.3.3CPLD的分区阵列结构分区阵列结构，即将整个器件分为若干个区。有的区包含若干个I/O端、输入端及规模较小的与、或阵列和宏单元，相当于一个小规模的PLD；有的区只是完成某些特定的逻辑功能。各区

5、之间可通过几种结构的可编程全局互连总线连接。UIMFFB输出FBI/O模块FBFFBFBFB输出I/O模块快速输入图8-3-4通用互连阵列UIM结构１．通用互连阵列UIM（UniversalInterconnectMatrix）结构UIM结构中含有快速功能模块FFB和高集成度功能模块FB。两种模块以及I/O模块通过通用互连矩阵连接。FFB和FB都采用GAL型结构。FFB适用于快速编（解）码和高速时序逻辑电路；FB适用于逻辑功能复杂且对时序要求不高的场合及复杂的组合逻辑电路。采用通用互连矩阵UIM进行器件内部逻辑连接，可保证所

6、有连接路径延迟时间相同。MAX结构由逻辑阵列块LAB（LogicArrayBlock）、I/O模块和可编程互连阵列PIA（ProgrammableInterconnectArray）构成。逻辑图２．多阵列矩阵MAX（MultipleArrayMatrix）结构MAX结构中，每个宏单元有一个可编程的与阵列和一个固定的或阵列，以及一个具有独立可编程时钟、时钟使能、清除和置位功能的可配置触发器。每16个宏单元组成一组，构成一个灵活的逻辑阵列模块LAB。多个LAB通过可编程互连阵列PIA和全局总线相连。每个LAB还与相应的I/O控制

7、模块相连，以提供直接的输入和输出通道。３．灵活逻辑单元阵列FLEX（FlexibleLogicElementMatrix）结构逻辑图FLEX结构由嵌入阵列块EAB、逻辑阵列模块LAB、逻辑单元LE、I/O单元IOE和行列快速互连通道构成。LE是FLEX结构中最小的逻辑单元，每个LE含有一个提供4输入组合逻辑函数的查找表LUT以及一个能提供时序逻辑能力的可编程寄存器。每8个LE组成一组，构成一个LAB。每个LAB是独立的一个模块，其中的LE具有共同的输入、互连与控制信号。EAB由RAM/ROM和相关的输入、输出寄存器构成。可提

8、供多位片内存储器。LAB和EAB排成行与列，构成二维逻辑阵列，内部信号的互连是通过行、列快速互连通道和LAB局部互连通道实现的。４．其他结构形式(1)大块结构逻辑图全局布线区GRP可将所有器件内的逻辑连接起来，并提供固定的传输延迟时间，以实现时序与器件内部逻辑布线无关的设计。通用逻辑块GL