FPGA-CPLD的结构与应用ppt课件.ppt

《FPGA-CPLD的结构与应用ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章FPGA／CPLD的结构与应用《EDA技术》3.1概述图3-1基本PLD器件的原理结构图数电相关知识：组合电路：逻辑输出总是当前输入状态的函数；时序电路：逻辑输出是当前系统状态与当前输入状态的函数；任何组合电路（需要提供输入信号的非信号）可以用与或二级门电路实现；任何时序电路可以在组合电路的基础上加上存储元件（锁存器、触发器、RAM）构成于是人们提出一种乘积项逻辑可编程结构：3.1.1可编程逻辑器件的发展历程PROM(ProgrammableReadOnlyMemory)PLA(ProgrammableLogicArray)PAL(ProgrammableA

2、rrayLogic)GAL(GenericArrayLogic)EPLDCPLDFPGA3.1.2可编程逻辑器件的分类图3-2按集成度(PLD)分类从结构分：有乘积项结构器件和查找表结构器件；从编程工艺上分：熔丝型器件、反熔丝型器件、EPROM、EEPROM、SRAM、FLASH……3.2简单PLD原理3.2.1电路符号表示图3-3常用逻辑门符号与现有国标符号的对照3.2.1电路符号表示图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示图3-7PLD中或阵列的表示图3-8阵列线连接表示3.2.2PROM图3-9PROM基本结构：其逻辑函数

3、是：3.2.2PROM图3-10PROM的逻辑阵列结构逻辑函数表示：其中：MX,Y是可以编程的，即与阵列不可编程，或阵列可编程3.2.2PROM实现组合逻辑图3-11PROM表达的PLD图阵列图3-12用PROM完成半加器逻辑阵列特点：PROM只能用于组合电路的可编程上当输入变量增加时，会引起存储容量以2的幂次增加半加器的逻加函数：3.2.3PLA(可编程逻辑阵列)图3-13PLA逻辑阵列示意图3.2.3PLA优点：输入变量增多，存储规模迅速增加的问题得到大大的缓解。不足之处：P33.3.2.4PAL图3-15PAL结构：图3-16PAL的常用表示：优点：不必考虑

4、公共的乘积项；或门乘积项数目固定，大大简化了算法；对于多个乘积项可通过输出端反馈来解决。3.2.4PAL图3-17一种PAL16V8的部分结构图3.2.5GAL图3-18GAL16V8的结构图逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V8GAL：GeneralArrayLogicDevice最多有8个或项，每个或项最多有32个与项乘积项逻辑3.2.5GALGAL首次在PLD上采用EEPROM工艺GAL亦是与阵列可编程，或阵列固定GAL对I/0结构进行了较大的改进，在输出部分增加OLMCGAL的OLMC单元设有多种组态，可配置成

5、专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等，为逻辑电路设计提供了极大的灵活性。3.2.5GAL图3-19寄存器输出结构图3-20寄存器模式组合双向输出结构3.2.5GAL图3-21组合输出双向结构图3-22复合型组合输出结构3.2.5GAL图3-23反馈输入结构图3-24输出反馈结构3.2.5GAL图3-25简单模式输出结构OLMC的所有这些输出结构和工作模式的选择和确定（即对其中的多路选择器的控制）均由EDA开发软件，根据GAL的逻辑设计文件的逻辑关系自动形成控制文件。即将设计文件综合成可下载于GAL的JEDEC标准格式文件（即熔丝图

6、文件），该文件包含对OLMC输出结构和工作模式及可编程与阵列各连线熔丝点的选择信息。3.3CPLD结构与工作原理(1)逻辑阵列块(LAB)图3-27-MAX7128S的结构每个LAB由16个宏单元构成多个LAB通过可编程连线阵列PIA和全局总线连接在一起图3-26MAX7000系列的单个宏单元结构PRNCLRNENA逻辑阵列全局清零共享逻辑扩展项清零时钟清零选择寄存器旁路并行扩展项通往I/O模块通往PIA乘积项选择矩阵来自I/O引脚全局时钟QDEN来自PIA的36个信号快速输入选择2(2)宏单元三个功能块：逻辑阵列、乘积项选择矩阵、可编程寄存器可配置为时序逻辑或组

7、合逻辑工作方式。3.3CPLD结构与工作原理(3)扩展乘积项图3-28共享扩展乘积项结构每个LAB有16个共享扩展项。可被LAB内任何一个或全部宏单元使用和共享，以便实现复杂的逻辑函数。图3-29并联扩展项馈送方式3.3CPLD结构与工作原理允许最多20个乘积项直接送到宏单元的“或”逻辑，其中五个乘积项由宏单元本身提供，另外15个并联扩展项由同一个LAB中邻近宏单元借用。3.3CPLD结构与工作原理(4)可编程连线阵列不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑。图3-30PIA信号布线到LAB的方式(5)I/O控制块图3-31-EP

8、M7128