欢迎来到天天文库
浏览记录
ID:6105507
大小:160.24 KB
页数:3页
时间:2018-01-02
《基于fpga芯片数字频率计设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、维普资讯http://www.cqvip.com《现代电子技术星o0年墓昼期墓基于FPGA芯片的数字频率计设计谢海鸿,李萍,林德彬(佛山科学技术学院电子信息工程系广东佛山52800O)摘要:介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max+PlusⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法,对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计,其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件(FPGA)芯片上。该方法改变了以往数字电路小规模多器件组合的设计,而且设计周期短,内部电路模块具有可
2、移植等特点。与用其他方法做成的频率计相比,其体积更小、性能更可靠。关键词:数字频率计;FPGA;EDA;VHDL中图分类号:TP332.1文献标识码:B文章编号:1004—373X(2005)18—013—02DigitalCymometerDesignBasedonFPGAXIEHaihong,LIPing,LINDebin(DepartmentofElectronicsandInformationEngineering,FoshanUniversity.Foshan,528000,China)Abstract:Thispaperdiscussesthedigit
3、alcymometerdesignprinciplesbyusingEDAtechnology.ItisusedinthepaperthatakindofpopularEDAsoftware—Max+PlusⅡprogrammablelogicdevicedevelopmentsystemdevelopedbyAmericanAlteraCompany.Thewriterhasadoptedthedesignideaoftopgraphictodesignthecorechip,adecimalcounterandafrequencycontrollingsigna
4、lgenerator.Particularly,thecircuitofthedigitalcymometerisdesignedonagrandscaleprogrammablelogicdeviceFPGA.Thissoftwareprocedureisdifferentfromthetraditionaldigitalcircuitdesigncomposedofmanysmallscaledevices.Furthermore,thecircuitdesigncycleisshort,andpartsofthecircuitaretransplantable
5、.Comparingwithothercymometer,itissmallerinvolumeandmorereliableinfunctions.Keywords:digitalcymometer;FPGA;EDA;VHDL’目标器件进行设计,而且以硬件的形式实现。既定的系统1引言功能在设计过程中可根据需要随时改变器件的内部逻辑EDA(ElectronicDesignAutomation)技术就是以计功能和管脚的信号方式,借助于大规模集成的FPGA和高算机为工具,在Max+PlusI软件平台上.对以硬件描述效的设计软件,用户不仅可以通过直接对芯片结构的设计语言V
6、HDL为系统逻辑描述手段完成的设计文件,自动地来实现多种数字逻辑系统功能,而且由于管脚定义的灵活完成逻辑编译、化简、综合及优化、逻辑仿真,直至对特性,大大减小了电路设计和电路板设计的工作量及难度,定目标芯片的适配编译、逻辑映射和编程下载等工作。同时这种基于可编程芯片的设计大大减小了系统芯片的EDA的仿真测试技术只要通过计算机就能对所设计的电数量,缩小了系统的体积,提高了系统的可靠性。子系统从各种不同层次的系统性能特点完成一系列准确2频率计的工作原理[1]的测试与仿真操作,大大提高了大规模电子系统设计的自动化程度。设计者的工作仅限于利用软件方式,即利用硬该数字频率计的
7、电路如图1所示,他由4部分组成:测件描述语言VHDL(VeryHighSpeedIntegratedCircuit频控制信号发生器(TESTCTL)、带使能端的十进制计数HardwareDescriptionLanguage)来完成对系统硬件功能器(CNT10)、32位锁存器(REG32)和7段译码显示的描述,在EDA工具的帮助下就可以得到最后的设计结(LED7)。果,这使得对整个硬件系统和修改过程如同完成软件设计测频控制信号发生器应该设置一个控制信号时钟一样方便、高效。F(1Hz);一个计数使能信号输出端CNT—EN;一个清零采用FPGA可编程器件,可利用计算
此文档下载收益归作者所有