基于fpga的数字频率计设计

基于fpga的数字频率计设计

ID:8321203

大小:737.00 KB

页数:29页

时间:2018-03-19

基于fpga的数字频率计设计_第1页
基于fpga的数字频率计设计_第2页
基于fpga的数字频率计设计_第3页
基于fpga的数字频率计设计_第4页
基于fpga的数字频率计设计_第5页
资源描述:

《基于fpga的数字频率计设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、目录摘要IABSTRACTII前言11、FPGA及VHDL21.1FPGA简介21.2VHDL概述22、数字频率计的设计原理32.1设计要求32.2频率测量32.2.1时间门限测量法32.2.2标准频率比较测量法32.2.3等精度测量法42.3方案提出及确定42.4系统设计与方案论证52.5小结63、频率计层化设计方案83.1频率计主体电路顶层电路原理图83.1.1频率计主体电路顶层原理图设计8图3.1频率计主体电路电路顶层原理图93.1.2仿真设计93.2功能模块设计103.2.1十进制计数器元件cnt10_v的设计103.2.2四位

2、十进制计数器的顶层设计123.2.3闸门控制模块EDA设计153.2.4译码显示模块183.3小结23总结24谢辞25参考文献26摘要数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用,以EDA工具作为开发手段,运用VHDL等硬件描述语言,将使整个系统大大简化,提高了系统的整体性能和可靠性。采用FPGA现场可编程门阵列为控制核心,通过硬件描述语言VHDL编程,在QuartusII仿真平台上编译、仿真、调试,并下载到FPGA芯

3、片上,通过严格的测试后,能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率,而且还能对其他多种物理量进行测量。关键词:硬件描述语言,现场可编程门阵列,频率计,频率测量ABSTRACTDigitalfrequencymeterisadigitalcircuitinatypicalapplication,theactualhardwaredesignofdevicesusedinmorecomplicatedconnection,butwillhaverelativelylargedelay,causedbymeasuremen

4、terror,poorreliability.WiththeFPGAfieldprogrammablegatearray,awiderangeofapplicationstothedevelopmentofEDAtoolsasameansofusingtheVHDLhardwaredescriptionlanguage,willgreatlysimplifythewholesystemtoimproveoverallsystemperformanceandreliability.Theuseoffieldprogrammablegatear

5、rayFPGAforthecontrolofthecore,throughtheVHDLhardwaredescriptionlanguageprogramming,inQuartusIIcompiledsimulationplatform,simulation,debugging,anddownloadedtotheFPGAchip,throughrigoroustesting,tomoreaccuratelymeasuresquarewave,sinewave,trianglewave,moment-toothwavesignalssu

6、chasthefrequencyofcommonlyused,butalsoavarietyofotherphysicalmeasurements.Keywords:VHDL,FPGA,thecymometer,thefrequencymeasurement前言在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。数字式频率计的测量原理

7、有两类:一是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;二是间接测频法即测周期法,如周期测频法。直接测频法适用于高频信号的频率测量,通常采用计数器、数据锁存器及控制电路实现,并通过改变计数器阀门的时间长短在达到不同的测量精度;间接测频法适用于低频信号的频率测量,本设计中使用的就是直接测频法,即用计数器在计算1S内输入信号周期的个数。数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用,以EDA工具作为开发手段,运用V

8、HDL等硬件描述语言语言,将使整个系统大大简化,提高了系统的整体性能和可靠性。采用FPGA现场可编程门阵列为控制核心,通过硬件描述语言VHDL编程,在QuartusII仿真平台上

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。