EDA实验指导书正文.doc

EDA实验指导书正文.doc

ID:61482693

大小:3.68 MB

页数:99页

时间:2021-02-04

EDA实验指导书正文.doc_第1页
EDA实验指导书正文.doc_第2页
EDA实验指导书正文.doc_第3页
EDA实验指导书正文.doc_第4页
EDA实验指导书正文.doc_第5页
资源描述:

《EDA实验指导书正文.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、jju实验一全加器实验目的:1、设计一个全加器。2、熟悉和掌握FPGA开发软件QuartusII的使用方法。3、了解掌握用VHDL语言以不同的方式编程方法。4、掌握电路设计仿真和硬件下载的方法。实验器材1、SOPC实验箱2、计算机(装有QuartusII7.0软件)实验预习1、阅读SOPC实验箱的相关资料,了解实验箱的使用方法。2、预习QuartusII7.0基本使用方法,熟悉实验操作流程。3、书写预习报告,必须有完整的VHDL设计程序及实验步骤。实验原理1、1位全家器能实现2个二进制数含进位位的加法,其逻辑功能真

2、值表如表-1,电路原理图如图1.0所示表-11位全加器逻辑功能真值表ABCinSumCout0000010010010101100100110101010110111111图1.01位全加器电路实验内容设计一个全加器,实现全家器的逻辑功能。其输入由三位拨码开关提供,输出由五路LED指示,其中两路显示输出结果,另外三路显示输入拨码开关的状态。注意:实验箱上的LED指示灯,低电位时亮,高电位时灭,注意电路最后的输出逻辑转换。一、使用QUARTUSII建立工程1、打开QUARTUSII软件并建立工程选择开始>>程序>>Q

3、uartusII7.0>>QuartusII7.0(32-Bit)打开QuartusII7.0软件。也可以直接点击桌面上的QuartusII7.0(32-Bit)图标打开QuartusII7.0,软件界面如图1.1所示。图1.1QuartusII界面2、在图1.1中选择File>>NewProjectWizard来新建一项工程。在本实验指导书中,任何一个实验都是包含于一个项目中。同时要区别“NewProjectWizard”与“New”的关系,“New”是新建项目内的子文件用。图1.2新建工程向导说明对话框3、弹出

4、如图1.2所示新建工程向导说明对话框,从中可以了解我们要完成任务,其中包括:a.指定项目目录,名称和顶层实体。b.指定项目设计文件。c.指定该设计的Altera器件系列。d.指定用于该项目的其他EDA工具。e.项目信息报告。1)在图1.2中单击Next进入图1.3所示的新建工程路径、名称、顶层实体对话框。任何一项设计都是一项工程,必须首先为此工程建立一个放置此工程相关的所有文件的文件夹,此文件夹放置所有与此工程相关的文件,为默认的设计工作库。一般,不同的设计项目最好放在不同的文件夹中,而同一工程的所有文件都必须放在

5、同一文件夹中。实验过程中,我们统一要求,大家在计算机的最后一个盘内,存放自己的设计。如电子A0511班1号,则在计算机的最后一个盘内新建一个文件夹:E:VHDLAaddf_xdg中(xdg为姓名首字母),本实验存放在E:VHDLAaddf_xdg。同时注意,存放目录中最好不要出现中文。图1.3新建工程路径、名称、顶层实体对话框在图1.3中,第一栏用于指定工程所在的工作库文件夹;第二栏用于指定工程名,也可以直接用顶层文件的实体名作为工程名(建议使用);第三栏用于指定顶层文件实体名。2)在图1.3中单击Ne

6、xt进入图1.4所示的添加文件对话框。本设计为新建项目,暂时不添加文件,直接进入下一步。图1.4添加文件对话框3)在图1.4中单击Next进入图1.5所示指定目标器件对话框。在此我们选择的是PowerSOPC-2C35核心板上的CycloneII系列的FPGAEP2C35F672C8。我们可以利用右边的过滤器栏(Filters)快速选择。图1.5指定目标器件对话框4)选定以后,在图1.5中单击Next进入图1.6所示的指定EDA工具对话框。本实验只使用QuartusII的集成环境进行开发,不使用第三方EDA工具,所

7、以不需要修改,直接点“Next”。图1.6指定EDA工具对话框图1.7工程信息报告对话框5)在图1.6中单击Next进入图1.7工程信息报告对话框。可以看到工程配置信息报告。单击Finish,完成新建工程的建立。1、建立图形设计文件,即顶层实体设计文件。选择File>>New打开如图1.8所示新件文件对话框,选中DeviceFile页面下的BlockDiagram/SchematicFile,单击OK,如图1.8a所示,建立一个空的图形设计文件,缺省名为Block1.bdf,选择File>>SaveAs,打开BDF

8、文件存盘对话框,保存为addf_xdg.bdf,同时选中Addfiletocurrentproject选项,将文件添加到工程中去,如图1.8b所示。至此,完成顶层模块的建立。(a)(b)(a)(b)图1.8新件文件对话框1、新件文本编辑文件(VHDL源程序文件)在图1.8a中,重复选择File>>New,打开新件文本对话框,选择DeviceFile页面下的V

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。