数字逻辑试卷1 (12).doc

《数字逻辑试卷1 (12).doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、个人收集整理勿做商业用途考试中心填写：湖南大学课程考试试卷课程名称:数字电路与逻辑设计试卷编号：考试时间：120分钟年月日考试用专业班级：题号一二三四总分应得分10101070100实得分评分：评卷人一、填空题(每空1分,共10分）1、数字系统的逻辑电路分为两大类,即时序逻辑电路和。2、10010010。01110101（8421BCD）＝(10)。3、已知，其对偶式=；其反函数=。4、若x=—0101,y=+1010，则［x—y]补=。5、欲对100个对象进行二进制编码，则至少需要二进制表示.

2、6、一般而言，最小距离为2c+1的编码最多可以用来纠正位错。7、CMOS器件的速度取决于转换时间和8、若一种门电路的抗干扰能力越弱，则其噪声容限越9、同步状态机与异步时序电路的主要区别是10、时序电路又被称作有限状态机，并且可以进一步划分为_____机和_____机.二、判断题（下列各题，你认为正确的，请在题末的括号内打“√”,错的打“×”。每小题1分,共10分)1.格雷码具有任何相邻码只有一位码元不同的特性。(）2.已知X+Y=X+Z，则Y=Z。（）3.触发器和锁存器是同一类型的时序器件.（）

3、4.D触发器和JK触发器都可以构成T触发器.（）5。本质冒险可以通过添加多余项来解决.（)6。异或门或者同或门可以被视为1位比较器。（）装订线（答题不得超过此线）学号：姓名：个人收集整理勿做商业用途7。CMOS反向门比非反向门所用的晶体管要少。（)8.如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。（）9。门电路的扇出是表示输出电压与输入电压之间的关系。（）10。最小代价的状态分配法是假设机器不会进入未用状态。（)三、应用题（共80分）1、实现8位的比较，高阶比较器的输出驱动低阶比较

4、器的级联输入，请使用2个74x85给出连线图，实现此功能并进行简要说明。（5分)2、某组合逻辑电路的输出函数表达式为试判断该电路是否可能由于竞争产生冒险?为什么？若可能产生，怎样来消除？（5分)3、用卡诺图化简下列函数：（5分）4、设计一个多数表决电路。要求A、B、C三人中只要有两人以上同意，则决议就能通过。但C还有决定权，即只要C同意，即使其他人不同意也能通过.（15分)（1）列出真值表;(5分）（2）写出最简的输出逻辑表达式;（5分）（3）运用“圈到圈"逻辑设计思想,做出电路图。（5分）5、

5、试用4路数据选择器实现余3码到8421码的转换。（10分）6、分析下图所示的时钟同步状态机(状态Q1Q2=00~11使用状态名A~D）。(10分)个人收集整理勿做商业用途1）写出激励方程、激励/转移表。(5分）2）作出状态/输出表。（5分）7、作“0101”序列检测器的Mealy型状态表和Moore型状态表。凡收到输入序列为“0101”时，输出为1；并规定检测的“0101”序列不重叠。典型输入输出序列如下：(10分)输入X：110101010001输出Z：0000010000008、某异步时序电

6、路的流程表如表。作出输入X2X1变化序列为00—01—11-10—11—01—00时的总态响应序列.（10分）现态Y2Y1次态（Y2*Y1*）/输出（Z）X2X1=00X2X1=01X2X1=11X2X1=100001111000/000/000/000/00101/0/001/000/1100101/0/010/0/11010/01111/0/0/19、程序设计（10分)(1)画出与实体描述对应的原理图符号元件。（2分）ENTITYMUX21ISPORT(IN0,IN1，SEL：INSTD_L

7、OGIC；OUTPUT：OUTSTD_LOGIC）；ENDMUX21;（2）上例给出了2选1多路选择器的实体描述，请给出其结构体的VHDL描述.(8分）