实验六数字频率计的设计.docx

《实验六数字频率计的设计.docx》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、南昌大学实验报告13学生姓名：学号：专业班级：中兴101班实验类型：口验证口综合■设计口创新实验日期：2012年12月14日成绩:实验六数字频率计的设计、实验目的1）设计具有较高测量精度的频率计；2）进一步学习QUATUSII的使用3）学会看RTLVIEWER®。4）熟悉实验设备和软件，掌握实验操作。二、实验内容与要求本实验要完成的任务就是设计一个频率计，系统时钟选择核心板上的50M的时钟，闸门时间为1s（通过对系统时钟进行分频得到），在闸门为高电平期间，对输入的频率进行计数，当闸门变低的时候，记录当前的频率值，并将频率计数器清零，频率的显示每过2秒刷新一次。被

2、测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时，测量从外部输入的数字信号，否则测量系统数字时钟信号模块的数字信号。三、实验仪器PC机、QuartusII软件、EDA实验箱四、实验思路数字频率计工作原理概述数字频率计的设计原理实际上是测量单位时间内的周期数。这种方法免去了实测以前的预测，同时节省了划分频段的时间，克服了原来高频段采用测频模式而低频段采用测周期模式的测量方法存在换挡速度慢的缺点。采用一个标准的基准时钟，在单位时间（1s）里对被测信号的脉冲数进

3、行计数，即为信号的频率。由于闸门的起始和结束时刻对于信号来说是随机的，将会有一个脉冲周期的量化误差。进一步分析测量准确度：设待测信号脉冲周期为Tx,频率为Fx,当测量时间为T=1s时，测量准确度为&=Tx/T=1/Fx。由此可知直接测频法的测量准确度与信号的频率有关：当待测信号频率较高时，测量准确度也较高，反之测量准确度也较低。因此直接测频法只适合测量频率较高的信号，不能满足在整个测量频段内的测量精度保持不变的要求。为克服低频段测量的不准确问题，采用门控信号和被测信号对计数器的使能信号进行双重控制，大大提高了准确度。当门控信号为1时，使能信号并不为1,只有被测信

4、号的上升沿到来时，使能端才开始发送有效信号，两个计数器同时开始计数。当门控信号变为。时，使能信号并不是立即改变，而是当被测信号的下一个上升沿到来时才变为0,计数器停止计数。因此测量的误差最多为一个标准时钟周期。当采用100MHz的信号作为标准信号时，误差最大为0.01^s。计算每秒钟内待测信号脉冲个数。这就要求计数使能信号TSTEN能产生一个1秒脉宽的周期信号，13并对频率计的每一计数器cnt10的ENA使能端进行同步控制。当TSTE时高电平时，允许计数；低电平时，停止计数，并保持其所计的数。在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟

5、的计数值锁存进32位锁存器REG32BK并由外部的译码器译出并稳定显示。锁存信号之后，必须由清零信号CLR_CNT寸计数器进行清零，为下一秒钟的计数操作做准备。当系统正常工作时，脉冲发生器提供的1Hz的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。系统的总体设计当系统正常工作时，由系统时钟

6、提供的50MHz的输入信号，经过分频模块，产生1HZ及1KHz的时钟信号，其中1HZ的输出频率被作为控制模块的时钟输入，1KHz的输出频率被作为显示模块的时钟输入，由控制模块产生的计数使能信号tsten和清零信号clr对计数模块进行控制，而由其产生的锁存信号10ad对锁存模块进行控制，一旦计数使能信号为高电平，并且时钟上升沿到来，计数器便开始正常计数，清零信号到来则计数清零，而当锁存信号为高电平时，数据便被锁存器锁存，然后将锁存的数据输出到显示模块显示出来，数据锁存保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在数码显示管上可以

7、显示的十进制结果。在数码显示管上可以看到计数结果。数字频率计的原理框图如图1所示。主要由5个模块组成，分别是：信号源模块、控制模块、测频信号选择计数模块、锁存器模块和显示器模块。外部时钟测频信号选撵被测信号50M系统时钟1HZ闸门信善显示扫描信号控制信号产生允许计数A清零信号►锁存信号十进制计数32位K锁存器显示译码器图1数字频率计的原理框图根据数字频率计的系统原理，cnt控制信号发生器。tstctl的计数使能信号tsten能产生一个1s宽的周期信号，并对频琴计的每一计数器Cnt10的ENA使能端进行同步控制：当tsten高电平时允许计数、低电节时停止计数。re

8、g32b为锁存器。在信号