资源描述：
《基于dds的信号发生器的设计与开发doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、基于DDS的信号发生器的设计与开发TheDesignandDevelopmentofFunctionGeneratorBasedonDDS作者：东南大学机械工程系冯建雨关键词：直接数字频率合成低通滤波器正弦波信号1 引言在频率合成(FS-FrequencySynthesis)领域中，常用的频率合成技术有:(1)直接频率合成(DS);(2)锁相环频率合成(PLL);(3)直接数字频率合成(DDS)。其中，直接数字频率合成(DirectDigitalFrequencySynthesis-DDS)是近年来新的FS技术。由于DDS具有
2、超高速的频率转换时间,极高的频率分辨率和较低的相位噪声,在频率改变与调频时,DDS器件能够保持相位的连续,因此很容易实现频率、相位和幅度调制，此外还具有可编程控制的突出优点。因此,直接数字频率合成器得到了越来越广泛的应用,成为当今电子系统及设备中频率源的首选器件。本文在介绍DDS原理的基础上重点介绍利用DDS技术，采用单片机AT89C51控制AD9850芯片实现多功能函数发生器的设计方案。2 DDS的基本原理DDS由相位累加器、正弦ROM表和数模转换器等组成，系统组成如图1所示。在正弦ROM表中存储着一张正弦函数查询表，对应不
3、同的瞬时相位码输出不同的幅度编码。工作时往DDS中写入控制字ΔPhase到相位累加器并转化成瞬时相位，在外部参考时钟CLKIN的作用下，每个时钟周期相位累加器累加相位步进一次，对应的幅度编码输出给数模转换器(Ｄ/Ａ)，把数字量转化为模拟量，再通过低通滤波器平滑后得到最后需要的信号。并且该模拟正弦波与一门限电压进行比较可得到同频率的方波时钟信号。图1 DDS原理简图DDS输出信号的频率为 最小频率分辨率为 最小相位分辨率为 式中,△phase为频率控制字,sysclk为系统时钟，CLKIN为DDS的输入参考时钟频率，N为
4、频率寄存器的位数,M为相位偏移寄存器的位数。频率控制字△phase决定着输出信号的频率值。最小频率分辨率由频率寄存器的位数N决定,N越大,频率分辨率越高。相位分辨率由相位偏移寄存器的位数决定,幅度分辨率由Ｄ/Ａ转换器的精度决定。3 系统硬件总体框图3.1 系统组成本系统设计由单片机AT89C51、AD9850、MAX7219、低通滤波器及其它外围电路组成，系统硬件组成框图如图2所示:图2 系统硬件组成框图其中，单片机用来实现对整个系统的控制，这里选用性价比高、低功耗、高性能的CMOS8位单片机AT89C51，它有4KB的
5、可编程闪存以及可擦写只读存储器。所要信号的频率、相位的数据通过与单片机相连接的键盘(4×4)输入，并通过数码管显示其值。单片机AT89C51与AD9850芯片的接口可采用并行方式，也可采用串行方式，这里考虑I/O口够用，采用的是8位并行接口方式;低通滤波器设计为二阶巴特沃兹滤波器;6位共阴LED采用美国MAXIM公司生产的专用驱动芯片MAX7219驱动显示;系统设计有调幅电路，并通过ICL7107驱动共阳LED显示其瞬时测量电压值;另外，系统还设RS-232接口与PC机进行数据通讯。现将整机系统的工作过程简述如下:系统上电后，
6、单片机对各接口进行芯片初始化，然后开始自检，主要包括键盘/显示部分及各接口芯片等。自检通过后，预置各测量状态，清工作区和显示区，然后开始判键识码，以进入相应的程序。由键盘输入信号频率、相位值，单片机进行控制、运算、查表、求值，产生相应的频率/相位控制字送给AD9850芯片，输出的阶梯波经低通滤波器(LPF)滤除高次谐波后即得所需平滑的模拟信号。频率值及信号幅度送LED显示。3.2 AD9850芯片简介AD9850是把DDS技术和高速D/A转换器结合在一起,形成一个全数字化、可编程的频率合成器。其性能指标主要有:(1)系统参考时
7、钟频率为125MHz;(2)频率控制字采用32bits二进制码;(3)当系统时钟频率MHz时，频率分辨率为0.0291Hz;(4)寄生频率输出小于-84Db;(5)采用低功耗技术的CMOS技术:当频率fs=125MHz时，功耗小于380Mw。当频率fs=110MHz时，功耗小于155Mw;(6)频率转换时间:10个时钟周期。比如当fs=125MHz时，频率转换时间为;(7)当40MHz模拟信号输出时，D/A转换电路输出的无杂散动态范围SFDR大于50Db;(8)简单的接口控制技术:并行数据输入或串行数据输入的加载模式;(9)具
8、有相位调整功能;(10)具有功率下调功能，如果输出功率大于额定值可自动调节;(11)数控ADC译码器。AD9850采用了先进的CMOS工艺，其功耗在3.3V供电时仅为155mW,扩展工业级温度为-40~80℃,采用28脚SSOP表面封装形式,其引脚情况如图3所示。图4为其组成
