数字逻辑与数字系统

《数字逻辑与数字系统》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字规律与数字系统数字规律与数字系统数字规律与数字系统班级：计131学号：[1**********]4指导老师：沙丽杰2021年12月27~29日第一章功能简介.......................................................................................................................2正常计时：............................................................................................

2、...............................2整点报时：...........................................................................................................................2校时：...................................................................................................................................2暂

3、停：...................................................................................................................................2清零：...................................................................................................................................2其次章总体结构框图...................

4、............................................................................................2第三章各模块框图...................................................................................................................2第四章各模块VHDL程序....................................................................

5、....................................3第五章仿真图...........................................................................................................................9第六章下载检验.....................................................................................................................10第七章心

6、得体会.....................................................................................................................10第一章功能简介正常计时：秒（16）、分（16）、小时（12）计数；秒计时的频率为1Hz，数码管用动态扫描实时显示计时的秒、分、小时；整点报时：逢整点蜂鸣器在“15”分钟的第11、13、秒发频率为512Hz的低音，在“15”分钟的第15秒发频率为1024Hz的高音；校时：校小时（K1＝1），显示小时数码管以4Hz的频率递增计数；暂停：保持当前时间，暂

7、态显示；清零：清零当前时间，从零开头重新计时；其次章总体结构框图第三章各模块框图1.12和16进制框图2.动显及蜂鸣器第四章各模块VHDL程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityfenpin1isport〔clk:instd_logic;clr:instd_logic;y:outstd_logic_vector〔1do