基于单片机数字时钟课程设计

基于单片机数字时钟课程设计

ID:9608041

大小:613.50 KB

页数:22页

时间:2018-05-03

基于单片机数字时钟课程设计_第1页
基于单片机数字时钟课程设计_第2页
基于单片机数字时钟课程设计_第3页
基于单片机数字时钟课程设计_第4页
基于单片机数字时钟课程设计_第5页
资源描述:

《基于单片机数字时钟课程设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、赣南师院物理与电子信息学院数字电路课程设计报告书姓名:班级:电子信息工程09级学号时间:2011年6月13日论文题目基于单片机数字时钟课程设计课程论文要求设计一数字钟,实现以下功能:1.具有时、分、秒计数显示功能,以24小时循环计时;2.具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间,并能对计时清零;3.LED灯花样显示。设计过程(包括:设计方案、电路分析、仿真结果、软硬件结合测试步骤和结果、设计收获和体会)1、数字钟系统方案选择和论证①方案一:多功能数字钟的系统采用STC89C52单

2、片机作为控制系统的核心模型采用单片机作为主控制器。数字钟电路系统由主体电路和拓展电路两大部分组成。其中,主体电路完成数字钟的基本功能,拓展电路完成电路的拓展功能。设计使用的是单片机作为核心的控制元件,使得电路的可靠性比较高,功能也比较强大,而且可以随时的更新系统,进行不同状态的组合。本系统采用单片机STC89C52作为本设计的核心元件,利用7段共阴LED作为显示器件。接入共阴LED显示器,可显示时,分钟,秒。电路由下列部分组成:时钟电路、复位电路、控制电路、LED显示,流水灯,芯片选用STC89C52

3、单片机。②方案二:本设计的总体组成框图如图1所示:数字钟电路系统由主体电路和拓展电路两大部分组成。其中,主体电路完成数字钟的基本功能,拓展电路完成电路的拓展功能。该系统的工作原理是:震荡器产生的稳定高频脉冲信号,完成数字钟的时间基准,再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位,分计数器计满60后向小时计数进位,小时计数器按“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分、校秒。拓展电路必须在主体电路正常运行的情况下才能进行功能拓展。采用译码

4、器接到分计数器和秒计数器相应的输出端,使计数器运行到差十秒整点报时,利用分频器输出的500HZ和1000HZ的信号加到音响电路中,用于模仿电台报时:每当数字钟计时快要正点时发出声响,按照4低音一高音的顺序发出间断声响,以最后一声高音的时刻为正点时刻。LED灯也依次轮流显示。在EDA实验室可以直接通过实验箱上的频率脉冲给该电路图添加所需要的频率,而不需要我们自己设计。下面通过硬件中数字钟所需要的频率来设计电路。实验中需要的是1HZ的脉冲,通过该脉冲使数字钟达到秒信号所需要的频率振荡器分频器校时电路时计数

5、器分计数器秒计数器LED灯花样显示扫描选位信号译码驱动电路时钟显示整点报时③方案一与方案二的比较:方案一和方案二都是可编程的器件为主要部分,通过语言的编程达到控制其他器件工作。方案一:用C语言和汇编语言进行程序编写。方案二:用VHDL语言进行编写。两种方法都非常好而且比用单个数字芯片制作简单,但考虑到制作的成本,我选着方案一,单片机价格便宜,市场价5元。而CPLD器件的价格在几十元以上。2、设计原理2.1单片机STC89C52简介STC89C52是一个低电压,高性能CMOS型8位单片机,片内含4KB的

6、可反复擦写的Flash只读程序存储器(ROM)和128B的随机存取数据存储器(RAM),器件采用STCMEL公司的高密度、非易失性存储技术生产,兼容标准MCS-52指令系统,片内置通用8位中央处理器和Flash存储单元,内置功能强大的微型计算机的STC89C52为用户提供了许多高性价比应用场合,可灵活应用于各种控制领域。STC89C52是一个低功耗高性能单片机,40个引脚,32个外部双向输入/输出(I/O)端口,同时内含2个外中断口,2个16位可编程定时计数器,2个全双工串行通信口,STC89C52可

7、以按照常规方法进行编程,也可以在线编程。其将通用的微处理器和Flash存储器结合在一起,特别是可反复擦写的Flash存储器可有效地降低开发成本。主要特性:·与MCS-52兼容·4K字节可编程闪烁存储器·寿命:1000写/擦循环·数据保留时间:10年·全静态工作:0Hz-24Hz·三级程序存储器锁定·128×8位内部RAM·32可编程I/O线·两个16位定时器/计数器·5个中断源·可编程串行通道·低功耗的闲置和掉电模式·片内振荡器和时钟电路引脚使用说明(图2-1):图(2-1)VCC:供电电压(一般接5

8、伏)。GND:接地。P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。